SAR ADC 的参考Vref设计

在SAR ADC的设计中，DAC的建立速度和建立精度、噪声是成功达到设计性能的关键。而VREF的建立时间和精度、噪声性能也参杂其中。在专栏《SAR ADC 的噪声考虑》一文中指出，Vref的噪声被比较器的带宽滤波，但占比较小，但仍然需要满足小于1倍或几分之一的量化噪声。如16bit，2V的Vref，根据量化噪声（LSB^2/12）的公式，可以得到Vref的输出噪声要小于8.8uV（按照一倍算）。另外，电源和地的噪声会串通到Vref上，所以也要有一定的PSRR。假设电源上某个频点上有10mV的纹波，到Vref上要小于8.8uV，则PSRR在这个频点上必须大于61dB才行。

对一个 N 位精度的 SAR ADC 而言，其 MSB 比较的结果需要在 DAC 建立后完成，上图是该过程的示意图。参考电压 Vref 对最高位（MSB）电容进行充电，因此 Vref 会出现下降的现象，幅度为 εr，此时 MSB 电容上的电压开始上升，在建立时间内于理想值之间的差值为 εDAC。对传统二进制 SAR ADC，需要满足

其中，Δ是量化精度，一个LSB。

通常而言，产生该参考电压的方式有两种，一种是片外产生，如上图所示。ADC 芯片与封装壳之间通过很细的接合线（Bonding）连接，该接合线具有寄生电感，会引起振铃效应，对 SAR ADC 精度造成很大影响。消除振铃需要在片外（CL）和片内（Cdecap）使用很大的去耦合电容，同时可以double bonding减小寄生电感。对于低速的SAR ADC，有比较充足的时间去使Vre