配置TC3xx MCAL ETH驱动

这里提到的TDES3[31] = 0，表明descriptor此时正在被application拥有（owe），那么这时候，DMA会停止搬运，同时在GETH_DMA_CHi_STATUS的TBU（Transmit Buffer unavailable）置位。跟TQS类似，在MTL_RXQ#_OPERATION_MODE中有RQS的定义，在MTL_TXQ#_OPERATION_MODE的TQS定义中，TQS一共占4bit，那么以256 bytes一个block为单位，一共有16个block，也就是4096。

Eth_17_GEthMac_ProvideTxBuffer,用于建立指定发送的buffer，输入参数包括Controller，BufferID，Buffer内容，以及长度。第四步，配置port硬件为复位类型，所有用于Eth驱动的输入引脚必须配置为PORT_PIN_RGMII_DRIVER，PORT_RGMII_INPUT，如下图所示。Eth_17_GEthMac_SetControllerMode,设置以太网控制器的模式。Eth_17_GEthMac_GetPhysAddr，获取控制器的MAC地址。

每个CPU的内存均可被所有总线主设备（如其他CPU和DMA）访问。为避免来自其他总线主设备的干扰，每个共享内存需实现。该机制被称为“CPU总线内存保护”，是一种硬件级保护机制，通过SRI从接口（Slave Interface）防止对CPU本地内存（DSPR、PSPR、DLMU、NVM）的用户指定区域进行未授权的写入访问。

TC3xx支持MII/RMII/RGMII三种以太网数据通信接口。其中RGMII经常用于MAC和MAC之间，或MAC与PHY之间的通信，RGMII的带宽可以是10Mbps、100Mbps、1000Mbps。备注：TC3XX中使用模式RGMII的GREFCLK并不是标准RGMII的标准接口，但是在TC3XX中使用RGMII，就必须要用到GREFCLK这个引脚，并且需要外部输入125MHz时钟。外部时钟可以来源PHY或Switch的时钟输出，也可以是独立晶振的时钟。

以太网MCU开发以太网驱动PHY开发。

TC3xx芯片的Trap详解（二）

AUTOSAR架构下TC3xx平台的MCAL时钟系统配置实践

EB MCAL介绍

本文简要介绍了DMA的工作机制，并介绍了4种DMA请求，其中重点介绍了硬件请求和菊花链请求，并给出了应用实例。

本文主要介绍Infineon Aurix2G TC3XX系列芯片Port和Dio模块硬件原理、MCAL相关配置和部分代码实现。

Eth模块规定了AUTOSAR基本软件模块以太网驱动程序的功能、API和配置。在AUTOSAR分层软件体系结构中，以太网驱动程序属于微控制器抽象层，进一步细分是属于通信驱动程序。

1. 基本特征：4核；300MHz；1.5M的集成RAM；功耗小于2W;12x CAN FD;DMA;CAN FD; 5v或3.3V供电；165都结温； SRAM： 静态随机存储器；所谓静态指这种存储器只要保持通电，存储的数据就可以恒常保持；相比之下，动态随机存取存储器里面的内容需要周期性地更新。然而当电力供应停止时，SRAM存储的数据还是会消失。DMA通道： （直接存储器访问）DMA传输将数据从一个地址空间复制到另外一个地址空间，当CPU初始化这个传输动作，传输动作本身由DMA

https://community.infineon.com/t5/Knowledge-Base-Articles/GREFCLK-on-Ethernet-RGMII-Interface-of-TC3x-Family-AURIX-MCU/ta-p/364371#.

由于最近要做一个MCU的以太网通信，学习一下以太网。由于过来实习没带MCU，只能继续做一下SOC，所以这期还是imx6ull的以太网（以下简称网络）驱动。

英飞凌-AURIX-TC3XX 片上总线通信架构

Aurix Cache memory 分析