weixin_43274923的博客

转载：https://blog.csdn.net/dongdongnihao_/article/details/79827076  在学习特权同学深入浅出玩转FPGA时，课本里面讲到，同步复位和异步复位都有其弊端。异步复位的弊端：        &nbs...

作者：li.wsh链接：https://www.zhihu.com/question/319425592/answer/727400427来源：知乎著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。Submit灰的点不了，是因为验证图片显示不出来，这里用的是google的recaptcha人机验证，需要连接google recaptcha服务器，国内不能直接连接。不...

转：https://www.cnblogs.com/bcxx_qin/archive/2009/06/11/1501271.html ECC的全称是Error Checking and Correction，是一种用于Nand的差错检测和修正算法。如果操作时序和电路稳定性不存在问题的话，NAND Flash出错的时候一般不会造成整个Block或是Page不能读取或是全部出错，而是整个Pa...

跨时钟域同步https://blog.csdn.net/qq_21842097/article/details/88657046

有关多bit跨时钟域问题：https://wenku.baidu.com/view/87f90decb8f67c1cfad6b813.html

rtl(寄存器传输级)好处：1、寄存器可以存储，可以仅在时钟沿发生变化2、能受时钟同步控制

转自知乎：https://zhuanlan.zhihu.com/p/29642469?utm_source=wechat_session&utm_medium=social&utm_oi=1069668265269334016进入八月，作为一名学酥，当找工作这件大事咄咄袭来的时候，坦白讲，我是很心虚的。但是该准备的还是得准备。因为在西安一家外企实习，白天上班，没有太多时间复习，所...

IC面试: 三段式及各段作用，跨时钟域的几种解决办法（多比特），写状态机，序列检测器，分频电路，AXI总线，同步异步fifo，UVM，时钟树，画mos级别DRAM，，，，，看面经...

https://blog.csdn.net/gaiyi8666/article/details/80754628http://bbs.elecfans.com/jishu_887710_1_1.html

转载：https://blog.csdn.net/Reborn_Lee/article/details/84564542 目录（1）什么情况下，时钟应该“上树”？（2）如何选择时钟树？（3）时钟信号如何“上树”？（4）被“拉下树”的时钟信号 上篇博文：时钟域问题简介，介绍了时钟域的相关知...

转载：https://blog.csdn.net/Reborn_Lee/article/details/84558247 上篇博文：时钟简介，简单的介绍了下时钟，这篇博文讲下时钟域的相关问题。时钟域的概念随着FPGA芯片所承载的功能日趋复杂，单个时钟信号已经往往不能满足FPGA设计的需求。就拿一个最简单地...

verilog实现N分频电路：module divn (input clk,input rst_n,output o_clk);parameter WIDTH = 3;parameter N = 6;reg [WIDTH-1:0] cnt_p;reg [WIDTH-1:0] cnt_n;reg clk_p;reg clk_n;assign o_clk = (N == 1) ...

system verilog代码`define PIC_W 176 //图像宽`define PIC_H 144 //图像高`define FRAME 300 //总帧数`define H_CLK 5 //半周期 typedef byte unsigned ubyte_t; //读取一帧图像，num表示第几帧，读取的像素存放在数组frame中import "DPI-C" function...

1、条件编译1)Command-line plus argument+define+MacroName-define MacroName(wolf评论：应该可以，小心验证，大胆使用！)+define+++…… +2)compiler directivedefine MacroName 主要应用于条件编译，如下 'ifdef MacroName 语句块1; 'else 语句块2; 'en...

转：https://blog.csdn.net/skyplain1984/article/details/53708777  如果你对Vivado HLS中综合之后端口的ap_no...

转：https://blog.csdn.net/alangaixiaoxiao/article/details/81432144　　本文大部分内容来自Clifford E. Cummings的《Simulation and Synthesis Techniques for Asynchronous FIFO Design》，经过自己的一些改变，理论部分为转载，代码自己完成。一、FIF...

转：https://www.cnblogs.com/-9-8/p/6306946.html Verilog与C之间进行程序交互，PLI(Programming Language Interface)经过了TF，ACC，VPI等模式。使用PLI可以生成延时计算器，来连接和同步多个仿真器，并可以通过波形显示等调试工具。通过PLI方式连接一个简单的C程序，需要编写很多代码，并理解多仿真阶...

转：https://blog.csdn.net/bleauchat/article/details/96857247 ...

转：https://blog.csdn.net/hengzo/article/details/49683707 关键：本文简单说明了FIFO的实现方式，同步FIFO，判断fu...

verilog中的include文件，默认的搜索路径是当前仿真目录sim/，如果文件不在，就会报错。