TLC5620CD芯片(AD/DA转换器)使用方法及例程
关于TLC5620CD芯片的基本介绍
TLC5620C 和 TLC5620I 是四通道 8 位电压输出数模转换器(DAC),具有缓冲参考输入(高阻抗)。这些DAC能够产生一个从参考电压到GND之间、或者参考电压的1倍到2倍之间的输出电压,且DAC是单调的。该设备操作简单,采用5V单电源供电,并集成了上电复位功能,以确保可重复的启动状态。
TLC5620C和TLC5620I通过简单的三线串行总线进行数字控制,兼容CMOS,并且可以很方便地与各种常用的微处理器和微控制器设备连接。11位命令字由8位数据、2位DAC选择位以及1位范围选择位组成,范围位用于选择1倍或2倍的输出范围。DAC寄存器具有双缓冲结构,允许一组新的值写入设备后,通过控制LDAC同时更新所有DAC输出。数字输入具有施密特触发器,以增强抗噪能力。
14引脚小外形(D)封装适用于对空间要求苛刻的应用中的数字控制模拟功能。TLC5620C的工作温度范围为0°C至70°C,TLC5620I的工作温度范围为-40°C至85°C。TLC5620C和TLC5620I不需要外部调节。
引脚功能定义
TLC5620CD封装图:
以下是关于TLC5620CD的引脚定义:
引脚名称 | 编号 | I/O | 描述 |
---|---|---|---|
CLK | 7 | I | 串行接口时钟。输入的数字数据在施加到CLK引脚的时钟下降沿进入串行接口寄存器。 |
DACA | 12 | O | DAC A的模拟输出 |
DACB | 11 | O | DAC B的模拟输出 |
DACC | 10 | O | DAC C的模拟输出 |
DACD | 9 | O | DAC D的模拟输出 |
DATA | 6 | I | 串行接口数字数据输入。DAC的数字编码通过串行方式输入到串行接口寄存器。每个数据位在时钟信号的下降沿进入寄存器。 |
GND | 1 | I | 接地返回和参考端 |
LDAC | 13 | I | 加载DAC。当LDAC信号为高电平时,串行接口中读取的输入数据不会更新DAC输出。只有当LDAC从高电平转为低电平时,DAC输出才会更新。 |
LOAD | 8 | I | 串行接口加载控制。当LDAC为低电平时,LOAD信号的下降沿将数字数据锁存到输出锁存器,并立即在DAC输出端产生模拟电压。 |
REFA | 2 | I | DAC A的参考电压输入。该电压定义了输出的模拟范围。 |
REFB | 3 | I | DAC B的参考电压输入。该电压定义了输出的模拟范围。 |
REFC | 4 | I | DAC C的参考电压输入。该电压定义了输出的模拟范围。 |
REFD | 5 | I | DAC D的参考电压输入。该电压定义了输出的模拟范围。 |
VDD | 14 | I | 正电源电压 |
详细描述
TLC5620通过四个电阻串DAC实现。每个DAC的核心是一个具有256个抽头的单电阻串,对应于表1中列出的256个
可能编码。每个电阻串的一端连接到GND端子,另一端从参考输入缓冲器的输出获取电源。通过使用电阻串来保持
单调性,线性度取决于电阻元件的匹配和输出缓冲器的性能。由于输入经过缓冲,DAC始终为参考源呈现高阻抗负载。
上电时,DAC复位为CODE 0。
每个DAC输出通过可配置增益的输出放大器缓冲,可以设定为1倍或2倍增益。
每个输出电压的计算公式为:
其中,CODE范围为0到255,RNG位为0或1,位于串行控制字内。
当LOAD为高电平时,数据在每个CLK下降沿被时钟到DATA端子。一旦所有数据位被时钟进入,LOAD脉冲至低电平,将
数据从串行输入寄存器传输到选定的DAC,如图1所示。当LDAC为低电平时,当LOAD变为低电平时,选定的DAC输出
电压将更新。当在串行编程期间LDAC为高电平时,新值存储在设备内,并可以在稍后通过脉冲LDAC至低电平传输到
DAC输出,如图2所示。数据从最高有效位(MSB)优先输入。数据传输使用两个8时钟周期的周期,如图3和图4所示。
表2列出了A1和A0位及更新的DAC选择。RNG位控制DAC输出范围。当RNG=低时,输出范围在应用的参考电压和GND之间;
当RNG=高时,输出范围在应用参考电压的两倍和GND之间。
当放大器使用单电源工作时,电压偏移仍可能为正或负。在正偏移电压情况下,输出电压在第一个代码变化时发生变化。
对于负偏移,输