TMS320F28335时钟及控制系统

最新推荐文章于 2024-01-22 14:29:29 发布

hit_ee_cmk

最新推荐文章于 2024-01-22 14:29:29 发布

阅读量2.5k

点赞数

CC 4.0 BY-SA版权

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/weixin_45420257/article/details/108405714

本文详细介绍了TMS320F28335的时钟系统，包括外部时钟源的两种连接方式、30MHz晶振的10倍频配置以及PLL的三种模式。重点阐述了PLL Off、PLL Bypass和PLL Enabled模式的工作原理，并解析了PLL Control和PLL Status寄存器的作用。时钟配置流程包括检查PLL状态、关闭晶振故障检测、设置分频系数等步骤，最后提供了官方例程代码解读。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

TMS320F28335系统时钟来源

TMS320F28335系统时钟有两种，一种是外部时钟，另一种是内部时钟。

外部时钟源电压为3.3V时，芯片与信号源的连接方式如下：
在这里插入图片描述
外部时钟源电压为1.9V时，芯片与信号源的连接方式如下：

通常我们使用30Mhz的晶振连接至X1、X2，XCLKIN接地。
30Mhz的信号经过10倍频在2分频后变为150Mhz作为系统时钟。

在这里插入图片描述

PLL（锁相环）配置模式

在这里插入图片描述
一共有三种模式分别为： PLL Off 、PLL Bypass、PLL Enabled

PLL Off：由用户设置PLLSTS寄存器的PLLOFF位来调用。在此模式中，锁相环模块被禁用。这样做能有效减小系统噪

最低0.47元/天解锁文章

200万优质内容无限畅学

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。