【VHDL】四位全减器

最新推荐文章于 2022-10-01 11:45:43 发布

原创

最新推荐文章于 2022-10-01 11:45:43 发布 · 1w 阅读

71 ·

CC 4.0 BY-SA版权

文章标签：

#vhdl

本文详细介绍了如何使用VHDL设计四位全减器，从理解全减器真值表开始，通过元件例化方法，逐步展开到一位半减器、或门、一位全减器的程序实现，最后完成四位全减器的完整设计。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

全减器真值表理解：点击了解

采用元件例化方式，选择顶层文件

一位半减器程序：

library ieee;
use ieee.std_logic_1164.all;

entity bjq is
port (x_h,y_h:in std_logic;
c1,s1:out std_logic);
end;

architecture one of bjq is
begin
process(x_h,y_h)
begin
s1<= x_h xor y_h;
c1<= (not x_h) and y_h;
end process;
end;

或门程序：

library ieee;
use ieee.std_logic_1164.all;

entity org is
port(a,b:in std_logic;
		o:out std_logic);
end entity;

architecture one of org is
begin
o<=a or b;
end;