Vivado报错[Opt 31-67] 的解决

最新推荐文章于 2025-06-06 14:28:07 发布
最新推荐文章于 2025-06-06 14:28:07 发布
阅读量1.7k 收藏 12
点赞数 3
CC 4.0 BY-SA版权
分类专栏： # FPGA开发工具 文章标签： Vivado fpga开发 问题解决
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_48412658/article/details/144021753

报错

[Opt 31-67] Problem: A LUT2 cell in the design is missing a connection on input pin I0, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was removed due to the trimming of unused logic. The LUT cell name is: adc_datareceive_inst/FIFO_adc240bit_inst/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/gwas.wsts/DEVICE_7SERIES.NO_BMM_INFO.SDP.WIDE_PRIM18.ram_i_4.

原因

有个LUT2 cell的IO脚未连接。

adc_datareceive_inst/FIFO_adc240bit_inst/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/gwas.wsts/DEVICE_7SERIES.NO_BMM_INFO.SDP.WIDE_PRIM18.ram_i_4.

解决办法

根据提供的层级在原理图中查找。

在这里插入图片描述

双击层级时观察是否有端口未连接，最后的LU2发现I0有连接，反查I0的上一级，一直查到未连接处。

最低0.47元/天 解锁文章

200万优质内容无限畅学
Vivado报错：[Opt 31-1] OBUFDS OBUFDS_MOSI_inst O pin is not connected to a top-level port.
Zoe_whz的博客
10-17 1423
由于手头没有空闲的示波器，就想着把转换后的差分信号用ILA抓一下波形，看是否实现了单端转差分功能。首次使用OBUFDS原语，旨在将内部SPI_TX的时钟(sclk)、数据(data)单端信号转换为差分信号作为FPGA的输出.可见输出SPI_TX_DATA_P、SPI_TX_DATA_N...已经接在顶层管脚，并非报错所示。//但在连接顶层管脚（SPI_TX_DATA_P、SPI_TX_DATA_N）的同时，还连接到了。################复现报错################
Vivado报错：[Runs 36-527] DCP does not exist，generate Output Products MIG ddr3 IP核后报错DCP问题解决
nature_forest的博客
02-17 1万+
Vivado报错：[Runs 36-527] DCP does not exist_烦恼诗集#的博客-CSDN博客 先参考这个文档解决， 问题描述：综合工程时，某个IP文件被标红，出现[Runs 36-527] DCP does not exist...... 的报错 解决办法：如果是在windows系统上用Vivado打开工程，当工程路径过长时，可能会出现这样的问题。比如： D:\BaiduNetdiskDownload\FPGA\DBF\fpga-filter-implementation-ma
Vivado 报错 [Opt 31-67] Problem: A LUT2cell in the design is missing a connection on input pin I0
热门推荐
hb_wxz的博客
12-12 2万+
问题描述： 工程综合成功完成： 在布线的时候报错 [Opt 31-67] Problem: A LUT2cell in the design is missing a connection on input pin I0. 根据报错信息，我以为错误原因是对于I/O I0没有正确地绑定管脚。但是查看了xdc文件后发现并没有使用I0这个端口。 解决方法： 造成这个错误的原因是：你的某一个模块的一个I...
【XILINX】关于VIVADO报[Opt 31-67] Problem: *cell in the design is missing a connection on input pin的解决方法
sqqwm的专栏
01-18 3707
【XILINX】关于VIVADO报[Opt 31-67] Problem: *cell in the design is missing a connection on input pin的解决方法
XILINX】关于VIVADO报[Opt 31-67] Problem: *cell in the design is missing a connection on input pin的解决方法
dong6016的博客
05-30 205
2.也可能是input信号连接了，没有进行赋值或者使用，造成信号被优化掉了；1.将input信号连接或者赋值；1.input信号没有连；
[Opt 31-67] Problem: A LUT2 cell in the design is missing a connection on input pin I0
u011565038的博客
11-13 1297
[Opt 31-67] Problem: A LUT2 cell in the design is missing a connection on input pin I0错误解决办法
vivado布线出错opt 31 - 67(opt 31 - 155)
aria啵啵啵的博客
02-22 1217
我通过功能（有点玄学得味道了）联想到它能到得双向io得位置，然后在代码中发现我送回给双向io得大位宽数据信号有高位部分是没有赋值得（代码中仅对低位数据进行了赋值得，因而一般高位为不确定状态），出于规范性得出发点，我将高位全部置零，然后error就消失了，因此反推应该是高位数据这里将信号阻断了导致布线无法找到数据源。
Vivado报错：[Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I5
qq_42025108的博客
05-10 1万+
一、报错原文展示 具体报错内容如下： [Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I5, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was removed due to the trimming of unuse
[opt 31-67] vivado编译出错 Implementation error 问题定位与解决
最新发布
风中月隐的博客——FPGA加速者
06-06 278
Vivado编译出现Implementation error时，通过原理图检查发现xx_VLD信号方向错误。该信号本应作为xx_sub模块的输入(input)，但代码中误设为输出(output)。将端口方向改为input后，问题得到解决。解决方法：1)通过原理图定位未连接信号；2)检查代码端口定义；3)修正信号方向为正确方向。
VIVADO报错：[opt31-67]之MIG ip核综合失败
Akajokers的博客
11-16 4759
mig ip核报错
[Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I1, which is use
Kevin
09-22 1404
[Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I1, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was removed due to the trimming of unused logic. The LUT ce
Vivado IP报[Opt 31-67] 错误问题解决方法
SanJuanOut的博客
02-25 5552
在使用FFT IP时出现的问题，vivado报错
vivado报错OPT31-1
03-28
嗯，用户问的是关于Vivado报错OPT31-1的问题。我需要先回想一下这个错误的常见原因和解决方法。首先，OPT31-1通常是在Vivado进行优化阶段出现的错误，可能和设计中的某些逻辑或者约束有关。 我记得这个错误可能涉及...
vivado报错
03-30
### Vivado 常见报错解决方案 #### 1. 报错 [Common 17-345] 当运行合成 (SYNTHESIS->Run Synthesis) 时，可能会遇到以下错误提示： `[Common 17-345] A valid license was not found for feature ‘Synthesis’ ...
vivado编译出现OPT-Design Error
terryjoo的博客
02-27 741
2.在TCL命令中先看下当前线程是多少，get_param general.maxThreads；然后在设置下当前的的最大线程，set_param synth.maxthreads 8，加速为8个线程，就可以啦！最近在对xilinx的7045进行编译的时候，每跑到implementation时出现opt-design error。参考了很多方法，原因竟然是之前给板子加过复旦微的补丁，难怪无论是新工程还是老工程都会编译失败。1.所以每次编译前需要先检查当前是否有补丁，有的话就要remove下。
37.vivado生成bit报[opt 31-67]
weixin_47881377的博客
12-16 277
ip核中的所有输入信号都必须连接，只定义f。
vivado编译出现的问题
数字IC入门小白
10-08 8537
1.出现opt_design、power opt错误或者place_design报错，在进行RUN implementation的时候 解决办法：1.在implementation中，选择setting，修改opt_design、power opt design 以及后面所有的 is_enabled. 2. 不使用gui上的编译图标，采用TCL脚本语言进行编译布局布线。编译脚本如下 #编译综合 launch_runs synth_1 opt_design #优化，后面可以加 -sweep,去删除未
（1）VIVADO报错：采用两片DDR3时，[opt31-67]之MIG ip核，synthesis综合失败
m0_65207454的博客
05-16 1338
FPGA例化一个MIG核，控制两片ddr3芯片时（采用两片256M内存的DDR3扩充为512M的内存），综合错误，提示MIG核内部存在没有连接的端口，检查后发现该端口已经连接。采用两片内存256M的DDR3，扩充为内存为512M的DDR3，FPGA例化一个MIG核，控制两片ddr3芯片。提示： mig例化时，最后一步，选择全局综合（Global），例化即可成功。FPGA型号：xc7z020clg-484-1；DDR3型号：MT41K128M16-107；提示：具体啥原因，那位大神知道，还请告诉我一下。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值