自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(1)
  • 资源 (9)
  • 收藏
  • 关注

原创 用FFT对信号作频谱分析

使用MATLAB用FFT对信号作频谱分析用FFT对信号作频谱分析,若要获取更多图片,请留言

2022-04-28 15:14:51 4690

机器视觉 C#联合Halcon模板匹配

主要设计思路是对实时采集目标的图像,进行二值化和图像增强,对处理好的图像进行模板创建,并将处理好的待测目标的图像与模板进行匹配,提取目标的形状、角度和匹配得分等参数,以此实现对目标的检测。最后使用C#联合Halcon进行Winform界面的设计。

2022-06-28

基于Altium Designer的六路抢答器设计,PCB画电路板

用Altium Designer软件绘制一个电路图。先绘制出电路原理图,然后进行电气规则检验,没有错误后,生成元器件清单报表和网络表,然后载入网络表和元器件封装库生成印制电路板图,采用交互式布局方式调整元器件布局并查看3D布局,进一步自动布线和手工布线相结合调整电路板布线,最后完成电路板覆铜和DRC检测。 设计一个6路抢答器,抢答器具有抢答功能,显示功能,声响提示功能,抢答倒计时,抢答时间设定,答题时间倒计时,还有数据的清零功能。

2022-04-28

multisim设计、组装、调试函数信号发生器,输出波形:输出为方波和三角波两种波形,用开关切换输出

1) 输出为方波和三角波两种波形,用开关切换输出; 2) 输出为方波时,输出电压峰值为0~1V可调,输出信号频率为l00Hz~lkHz 可调; 3) 输出为三角波时,输出电压峰值为0~1V可调,输出信号频率为100Hz~lkHz 可调。 2、自我添加部分:输出正弦波,正弦波VPP>1V

2022-04-28

EDA课设,FPGA,Quartus键控流水灯电路,该流水灯由 8 个 LED 灯组成,有两种显示样式

设计一个键控流水灯电路,具体要求如下: 1、该流水灯由 8 个 LED 灯组成,有两种显示样式:(1)8 个 LED 灯刚开始 全部熄灭,然后从左边第一个 LED 灯开始依次向右逐个点亮,直至全部点亮; (2)8 个 LED 灯刚开始全部点亮,然后从右边第一个 LED 灯开始依次向左隔 一个熄灭,当左边第七个 LED 熄灭后 8 个 LED 灯全部熄灭。 2、该流水灯的两种显示样式通过按键进行选择,当选定某种显示样式时, 此种显示样式单独循环显示。 3、当流水灯的显示样式分别为1或2时,用数码管分别显示数字1和2来 代表两种显示样式。 4、该流水灯的时钟频率为 2Hz。 5、该流水灯具有异步复位和同步使能控制功能,分别用按键进行控制。当 复位功能有效时,8 个 LED 灯左边四个灯熄灭,右边四个灯点亮,无效时从选定 样式的起始状态开始进行循环显示;当使能功能无效时,所选定样式的当前显示 状态暂停,重新有效时从暂停状态继续进行循环显示。 6、底层设计采用 VHDL 语言实现,顶层设计采用原理图实现。

2022-04-28

EDA实验,FPGA,用VHDL语言设计一个范围0~15的加法计数器,异步清零和同步使能,分频

用VHDL语言设计一个范围0~15的加法计数器,每次加1;该加法计数器具 有异步清零端和同步使能端,通过按键分别控制;该加法计数器计数值的高低位 分别由两位数码管显示;该加法计数器的计数频率有1Hz和2Hz两种,可通过按 键进行选择。1Hz和2Hz这两种时钟频率是由FPGA外部20MHz的时钟信号通过 FPGA内部锁相环模块分频先得到10kHz的时钟信号,再通过FPGA内部所设计的 分频器模块而分别获得。

2022-04-28

DSP处理器的应用与发展前景

随着电子科学技术的飞速发展,面对运算量巨大的科学计算,DSP技术的出现和发展彻底的变革了人们的工作、学习和生活方式。 DSP(Digital Signal Processing)是数字信号处理技术的缩写,也可以代表数字信号处理器(Digital Signal Processor)。和早期的DSP芯片相比,现在的DSP芯片在成本、体积、工作电压、重量和功耗上都有了很大程度的下降,而且软件和硬件开发工具不断完善。DSP目前已经处于数字信息产品核心引擎的地位,面对中外巨大的市场空间,我们应该努力去挖掘DSP技术的应用和发展。它将是未来集成电路中发展速度最快的电子产品,并成为电子产品更新换代的决定性因素。将对DSP的结构特点、发展前景及DSP技术的应用进行分析。

2022-04-28

使用VHDL语言完成四人表决电路的设计、验证和下载测试.扩展内容是增加一个四人抢答顺序判决电路,并通过按键

使用VHDL语言完成四人表决电路的设计、验证和下载测试.扩展内容是增加一个四人抢答顺序判决电路,并通过按键

2022-04-28

设计一个基于FPGA 的学校打铃器。该打铃器具备电子钟的基本功能,并 能按照学校日常作息时间定时打铃。完成打铃器的设计,并在实验

1、打铃器具备电子钟的24小时、60分和60秒计时功能,可对时间进行调整。 2、打铃器按照学校日常作息时间定时打铃,打铃时间在5~10秒之间可调整,每 次变化1秒。 3、打铃器的时间通过数码管显示。 4、打铃器设计方法不限 内含工程文件以及完整代码、 1、熟悉基于FPGA的数字系统基本设计流程。 2、熟练掌握QuartusⅡ软件的操作和设置方法。 3、熟练掌握VHDL语言的编程方法。 4、熟练掌握打铃器的组成和设计思路。

2022-04-28

在QuartusⅡ软件中使用VHDL语言设计一个二选一数据选择器,再以该二选 一数据选择器作为底层,采用原理图方式设计一个三选一

1、熟练掌握 QuartusⅡ软件的基本操作流程和设置方法。 2、熟练掌握 QuartusⅡ软件文本输入和原理图方式的操作步骤。 3、熟练掌握 QuartusⅡ软件进行仿真的方法。 4、熟练掌握 QuartusⅡ软件引脚锁定和程序下载的方法。 5、熟悉实验箱的基本资源,连接和下载测试的方法。 1、使用 VHDL 语言设计二选一数据选择器 在 QuartusⅡ软件中完成二选一数据选择器的设计输入、编译和仿真等操作。 2、使用原理图方式设计三选一数据选择器 (1)将三选一数据选择器的 3 个输入端通过引脚锁定与实验箱上 3 个按键 建立连接; (2)将三选一数据选择器的 2 个选择端通过引脚锁定与实验箱上另外 2 个 按键建立连接; (3)将三选一数据选择器的输出端通过引脚锁定与实验箱上 1 个 LED 灯建 立连接,通过 LED 灯的亮灭状态来判断相应的输出是否正确。 注意:引脚锁定后应重新编译一次以备下载。 3、熟悉实验箱的基本资源配置,熟练掌握实验箱的线路连接和下载测试方法。 (1)连接实验箱的电源插头和 USB 下载器。USB 下载器的一端连接电脑 的 USB 接口,另一端通过

2022-04-28

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除