- 博客(2)
- 收藏
- 关注
RSS订阅原创 FPGA学习——Verilog
综合和仿真1、Verilog描述出硬件功能后需要使用综合器对其代码进行解释并将代码转化为实际电路表示，也称为网表，该过程通过综合器完成。（Quartus、ISE、VIVADO）2、仿真在综合前先对代码进行仿真测试，最后在将程序烧写进FPGA。Verilog可以描述电路，也可以用于测试。大部分是用于仿真测试。可综合设计Verilog是描述硬件电路的，建立在硬件电路的基础上，有些语法结构是以仿真测试为目的，不能与实际硬件电路对应起来。使用这些语法的时候，将一个语法描述的程序映射成实际硬件电路
2022-03-17 16:27:15
4248
原创 FPGA学习——初识FPGA
认识FPGAFPGA：一个可以通过编程（设计硬件描述语言）来改变内部结构的芯片（让芯片实现某种功能）。经过EDA工具编译、综合、布局布线后转换为可烧录文件、最终加载到FPGA器件中，改变改变FPGA内部连线，完成所实现功能。FPGA一种微处理器，类似电脑的CPU，其结构是查找表，一般用于通信接口设计、数字信号 处理等，ASIC（专用集成电路）的原型验证。比较FPGA时，可编程逻辑模块的数量、固定功能逻辑模块的数目、存储器资源的大小，这些都是重要的参考指标。最底层的可配置逻辑模块上，存在两个基本器
2022-03-17 16:26:30
3162
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人