wuyufei_sun的博客

LPC2132具有多达47个通用I/O口（GPIO，General I/O port），分别为P0[31:0]、P1[31:16]，其中，P0.24未用，P0.31仅为输出口。其实这是一种普遍情况:当往某个寄存器只有写入特定逻辑的值才有效，而写入反逻辑的值无效时(如只有写入1有效而写入0无效，或者至于写入0有效而写入1无效)，只操作其中某一位或者某些位时，可以不必关心其它位的状态，即不必读回原来的值，进行与或操作后进行回写。LPC2131 有2个 32 位的通用I/O口。

可编程逻辑块（CLB）是FPGA的底层单元，不同厂家的CLB具体结构有所不同，但是通常都包含查找表（LUT）、寄存器（FF）和进位链（CARRY4）等基本构成元素，其中LUT用于实现组合逻辑功能，FF用于实现时序逻辑功能和数据存储，CARRY4用于实现快速进位运算，DSP通常是独立于CLB的高速乘法运算专用资源，不属于CLB构成部分。在Verilog/VHDL中，锁存器（Latch）通常由不完整的条件赋值产生，使组合逻辑记住当前状态，增加时序分析复杂度，导致毛刺和亚稳态，降低设计系统的可靠性。

开发板由PACK板和底板构成，PACK板板载一枚LCP2132芯片，该芯片是NXP公司设计一款基于ARM7TDM-S高性能32位RISC微控制器，具备Thumb扩展功能，64KB片内Flash ROM，具备在系统编程（ISP）和应用编程（IAP），16KB RAM，向量中断控制器，两个UART，一种带全调制调解器接口。CPU时钟高达60MHz，片内晶体振荡器和片内PLL。板子总体分为电源电路，晶振电路，复位电路，LED电路，按键电路，串口电路，JTAG调试电路等。串口Modem接口电路。

work.top为top.v在work库中编译生成的文件。在命令行使用vsim -debugdb work.在work里面选择对应的文件，点击，OK也是可以的。点击左上角View:Incremental。窗口下展开work，双击top）正常的仿真流程（最简单的在。

调用ADC128S052.v，实现连续AD采样，并将采样数据存储至FIFO存储器。：实现ADC模数转换，将采集到的模拟信号转换为12位数字信号，实现单次AD采集。：调用Quartus II自带的FIFO IP核，用于存储连续ADC采样的数据。：从FIFO中读取转换后的数字信号，并将其通过UART发送至PC端。：实现DAC数模转换，产生模拟信号，输出指定电压值。：包含串口发送和串口接收，用于实现串口通信。

选择“让我从计算机上的可驱动程序列表中选取（L）”选择“浏览我的电脑以查找驱动程序（R）”快捷键Windows+X。然后亮度就不能调节了。

一般U盘默认是FAT32，不能超过4GB。输入convert F:/FS:NTFS。FAT16：最大文件2GB。FAT32：最大文件4GB。NTFS：最大文件2TB。以管理员身份打开cmd。不想格式化，怎么办？

zynq7020

pwm

待补充AXI 协议是一种高性能、高带宽、低延迟的片内总线，具有如下特点：1、 总线的地址/控制和数据通道是分离的；2、 支持不对齐的数据传输；3、支持突发传输， 突发传输过程中只需要首地址；4、 具有分离的读/写数据通道；5、 支持显著传输访问和乱序访问；6、 更加容易进行时序收敛。在数字电路中只能传输二进制数 0 和 1，因此可能需要一组信号才能高效地传输信息， 这一组信号就组成了接口。AXI4 协议支持以下三种类型的接口：1、： 高性能存储映射接口。

X(N)表示的是第N个取样点横坐标的值(取样值)Y(N)表示的是第N个取样点纵坐标的优化值。：每个时钟周期可处理一个输入样本（流水线满时）：1个乘法器 + 1个加法器（面积优化）第三级：2个加法器（部分和相加）单乘法器 + 单加法器（累加器）：每8个时钟周期处理一个输入样本。第一级：并行乘法（8个乘法器）第二级：4个加法器（两两相加）第四级：1个加法器（最终和）：8个乘法器 + 7个加法器。8个周期完成所有乘累加操作。：8个时钟周期完成一个输出。每个阶段延迟1个时钟周期。8 个乘法器同时工作。

当 A=1, B=0：LUT1 地址={B,A}=01=1，输出位1=1（4'h6=0110，位1=1）；第1个查找表输入的地址为1，第2个查找表输入的地址为2，因此第1个查找表输出4'h6（3'b110）第1位1，第二个查找表输出'h8（3'b1000）第2位0，因此Q的值为2'b01 = 1；第1个查找表输入的地址为2，第2个查找表输入的地址为1，因此第1个查找表输出4'h6（3'b110）第2位1，第二个查找表输出'h8（3'b1000）第1位0，因此Q的值为2'b01 = 1；

仅供参考。

线数Universal Asynchronous Receiver/Transmitter，通用异步收发器，是一种广泛应用于嵌入式领域的。

因此，对于同一种组织或结构，晚到达探头的回声(来自深层组织)的振幅比早到达探头的回声(来自浅层组织)的振幅小。TGC就是用来克服这种伪影，因为是根据回声到达探头的时间早晚进行信号增益补偿的没所以叫做“时间增益补偿”，又因为回声到达探头的时间早晚反应的该处距离探头的距离，所以也被称为“深度增益补偿”。增益（Gain）是电子学上的一个重要概念，它是指信号的放大倍数，即输出信号的强度与输入信号强度的比值。回声信号返回探头的时间早晚反应的该处距离探头的距离，这是超声轴向定位的基础。