SDRAM调试经验（2）--写入的数据为什么会被覆盖掉?

已于 2023-09-09 13:20:44 修改
阅读量3k 收藏 15
点赞数 12
CC 4.0 BY-SA版权
分类专栏： FPGA接口与协议 文章标签： bug SDRAM FIFO FPGA 调试
于 2022-07-14 09:34:42 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wuzhikaidetb/article/details/125775051
在FPGA项目中使用SDRAM时遇到数据覆盖问题，原因是突发长度设置为5，无法整除行地址数512。这导致行地址指针无法自动跳转到下一行，使得部分地址数据被重复写入覆盖。解决方案是将突发长度设为2的正整数次方，确保行地址完整写入，避免覆盖。通过修改突发长度为8，仿真结果显示读写一致。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

        开发板的FPGA型号：Cyclone IV E系列，EP4CE10F17C8。

        SDRAM型号：MT48LC16M16A2，行地址2^9 = 512，列地址2^13 = 8192，bank数量4个。

        因为手上项目有620个数据要写入SDRAM，同时还要适配12405、24000等诸如5或10的倍数的个数的数据，所以将突发长度设置成了5，实现方法是全页突发加终止突发来实现。

        做功能仿真的时候发现第1次读取的数据与第1次写入的数据不匹配。

        第1次读取的5个数据：

        第1次写入的5个数据：

了解本专栏 订阅专栏 解锁全文 超级会员免费看
FPGA实现SDRAM接口--汇总导航
孤独的单刀
12-04 1万+
《相信我，SDRAM真的不难》系列文章的汇总篇，提供导航。
【OpenHarmony4.1 之 U-Boot 2024.07源码深度解析】011 - arch\arm\cpu\armv8\start.S 汇编源码逐行详解
最新发布
|~~~热爱生活、努力学习的小伙汁~~~|
06-30 1132
【OpenHarmony4.1 之 U-Boot 2024.07源码深度解析】011 - arch\arm\cpu\armv8\start.S 汇编源码逐行详解
SDRAM突发读写注意
wenjia7803的博客
04-25 8660
序言 最近的项目需要在设计一个SDRAM控制器，用于存储一段采样数据，然后等待上位机下发指令，把数据上报。采用连续突发读写模式BL为4，时钟50MHz。 SDRAM器件型号为MT48LC16M16A2。（4M*16*4banks），从上面的信息我们可以了解到，该SDRAM的数据总线为16bit,行地址有13根（8K），列地址为9根，有4个BANK。 问题现象 项目中...
3.SDRAM程序设计
q1594的博客
08-05 767
  SDRAM一共有四类操作：上电、刷新、读、写。   模块分成五个：上电、刷新、读、写、仲裁。 结合 SDRAM 初始化时序图，列出 SDRAM 初始化参考流程如下：   (1) 对 SDRAM 上电，加载稳定时钟信号，CKE 设置为高电平；   (2) 等待 T=100us 的时间，此过程中操作命令保持为空操作命令；   (3) 100us 等待结束后，写入预充电命令，A10 设置为高电平，对所有 L-Bank 进 行预充电；   (4) 预充电指令写入后，等待 tRP时间，此过程中操作命令保持为空操作
STM32F429 SDRAM问题
Y_JESSE的博客
05-16 730
一开始没怀疑是STM32芯片的问题，以为是MCU和SDRAM之间的通信有干扰、信号线没等长、阻抗问题导致信号反射之类。产品上用了STM32F429加一片16位宽的SDRAM做内存堆，时不时会遇到Hardfault重启的问题，找问题找了好久，最后怀疑可能与STM32的FMC控制器相关。当用指针去访问SDRAM中的数据，如链表指针、缓存的索引，会遇到非法值导致错误。花了很大力气去捕捉现场以及查看反汇编代码，发现当LDR一个数据到内核寄存器的时候，内核寄存器拿到的数据是错的，但是内存里的值是对的。
DIY_DE2之SDRAM调试
weixin_30617797的博客
10-31 252
　　DIY_DE2中使用了2片64Mbit的SDRAM存储器，SDRAM的读写相对复杂，对其的操作可分为硬体调试和软体调试。 调试环境：Quartus II 9.0 +NIOS II 9.0 1、硬体调试 　　这部分采用的是网络上的4端口和2端口的SDRAM测试例程，但是有一个问题无法解释，就是去掉地址操作的那行语句之后，程序还是好使的，读取的数依然正确，不知道问题何在？？？待续…… ...
STM32F429 外部SDRAM调试记录
人外有人，天外有天，欢迎指导
04-29 1632
记录自己学习的过程，欢迎交流 直接生成之后是无法直接使用。 添加函数，配置了图形相关设置后该函数会自动生成。 #define SDRAM_MODEREG_BURST_LENGTH_1 ((uint16_t)0x0000) #define SDRAM_MODEREG_BURST_LENGTH_2 ((uint16_t)0x0001) #de...
SDRAM调试学习笔记
04-27
之前基于FPGA调试SDRAM过程中的一个学习笔记，通俗的讲解了SDRAM的内部结构及使用过程中需要注意的一些问题
STM32F429 FSMC总线扩展SDRAM DMA中断调试笔记
weixin_43494116的博客
05-19 1771
STM32F429IIT6+W9825G6KH（32M 字节 SDRAM）SDRAM地址 0XC0000000 - 0XC2000000。keil版本：5.25。
SDRAM控制项目：串口指令操作与调试
这些指令需要被设计得足够简洁且功能性强，能够覆盖SDRAM的所有基本操作，例如初始化、读取、写入、刷新等。指令集的设计要求开发者对SDRAM的工作原理和串口通信协议都有深入的理解。 ### 项目结构与实现流程 在...
SDRAM.rar_dsp6747.gel_sdram
09-21
测试通常包括初始化SDRAM、向SDRAM中写入数据、然后读回这些数据以验证写入是否成功。在这个过程中，开发者需要理解SDRAM的内存映射、地址线、数据线、控制信号（如CAS、RAS、CS、WE）以及时序参数（如CAS延迟、RAS...
Sdram写操作调试记录
zzy15123030241的博客
06-11 1962
索引1. Bank地址未激活2. fifo深度不足导致数据错位3. 刷新中断导致sdram数据异常 1. Bank地址未激活 根据sdram手册可知，激活命令ACT给出bank地址和行地址，写命令WR给出bank地址和列地址 通过仿真观察可知，wr模块中的act_cmd并没有送到顶层模块的对外接口cmd上，反查代码发现act_cmd和pre_cmd并没有赋给wr模块的输出wr_cmd！ 更新后缺陷解决： 2. fifo深度不足导致数据错位 tb文件模拟的是串口给出的一幅图像数据6404808b
如何操作SDRAM的自刷新命令而不影响正常读写操作？
05-24 734
​大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。 今天和大侠简单聊一聊如何操作SDRAM的自刷新命令而不影响正常读写操作，话不多说，上货。 在做SDRAM设计中，大家都有所了解，SDRAM从开始工作，一直伴随着64ms刷新一遍的最基本规定(假设该SDRAM有4096行，那么必须大约15us的时间就要发出一次自刷新命令)，这是为了保持SDRAM内数据能够在上电以后一直保持的原因，具体原因就不多
详解SDRAM基本原理以及FPGA实现读写控制
主要分享学习中的知识和遇到的问题
05-01 9793
SDRAM是“Synchronous Dynamic Random Access Memory”的缩写，也叫同步动态随机存取器。因为其单位存储量大、高数据带宽、读写速度快、价格相对便宜等优点被广泛使用在各行各业。同时，其升级版的DDR作为电脑内存也被广泛使用。同步：是指SDRAM工作需要同步时钟，内部的命令的发送与数据的传输都以此时钟为基准，同步时钟是由控制器（CPU/FPGA）发出；动态：是指SDRAM需要不断的刷新来保证数据不丢失；随机：是指数据不是线性依次存储，而是自由指定地址进行数据读写。
FPGA实现SDRAM接口（8）--引入FIFO的读写模块
热门推荐
孤独的单刀
10-08 1万+
通过本文您会学到：如何编写一个带FIFO的SDRAM的读写模块。
SDRAM详细介绍
wmz13248的博客
09-15 1万+
SDRAM学习
fpga控制sdram存储器的读写2：sdram初始化
chenjieaaa的博客
09-06 1229
一.理论知识 sdram芯片上电后，执行读写操作之前，首先要做的第一件事就是初始化，这里解释下初始化的目的。 1.在使用sdram资源的时候，要先给出芯片的地址，这个地址就是行/列地址。初始化第一步，首先就是要关闭所有bank中激活的行。虽然系统上电之后，sdram还没开始使用，没有被激活的行，但是依然要执行预充电这一步操作，确保在使用之前所有bank中没有激活的行。 2.sdram是动态存储器，物理层面是靠电容来维持电平信号，需要不断地给它刷新来给电容充电。在使用sdram资源之前，要给sdram的所有b
初学SDRAM笔记1--SDRAM的初始化过程
老白的博客
01-20 7812
2017年的9月份我学习了怎么操作SDRAM，然而仅仅过了三个月，现在就忘的一干二净了，又得从头来起。这个元件目前在工作中用不到，所以平时不接触就忘的快了。          这次我再次来操作SDRAM，把学习的经过记录下来，而且写的尽量详细一些。这样下个月、下下个月再要用它的时候，只要翻翻这些笔记就行了吧。   首先要了解的SDRAM的初始化流程：          SDRAM并不是上电
FPGA实现SDRAM接口（5）--读操作
孤独的单刀
09-21 5588
通过本文您会学到：如何进行SDRAM的读操作。
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

孤独的单刀

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值