2、CMOS无线接收器中的低噪声放大器技术解析

CMOS无线接收器中的低噪声放大器技术解析

1. CMOS、RF与ESD相关基础

随着技术的发展，数字集成电路为了提升速度、降低功耗而不断缩小尺寸，其单位电流增益频率（$f_T$）也随之增加，这使得电路能够实现更高频率的运行。一般认为，CMOS射频接收器在频率大致低于$f_T$/10时是可行的。例如，早期采用0.25 µm技术实现的2 V CMOS蜂窝收发器前端，其最大$f_T$约为30 GHz，工作频率为1.9 GHz，基本符合这一经验规则。如今新兴的90 nm CMOS技术，$f_T$接近100 GHz，这意味着可实现高达10 GHz的全集成射频接收器，能满足5 - 6 GHz无线局域网标准IEEE 802.11a和HIPERLAN的需求。不过，该经验规则的使用需谨慎，因为很多情况取决于系统的具体规格。对于发射部分，除功率放大器外，规则大致相同。较小尺寸技术的较低击穿电压会抵消$f_T$和$f_{max}$的增加，根据所需输出功率，可能需要采用更专用的技术在外部实现功率放大器。

对于产品而言，可靠性至关重要。在集成电路领域，可靠性涵盖多个方面。一方面，产品需在正常条件下按预期运行，集成电路要在各种可能的条件（如温度、湿度等）下符合规格要求。由于工艺参数的不可避免变化，两个集成电路之间存在固有偏差，良品率指的是在规格范围内工作的芯片百分比，高良品率是可靠产品的必要条件。另一方面，电路需在正常和异常的人为或机器操作下保持功能正常，这就涉及到静电放电（ESD）问题。任何推向市场的集成电路都应具备一定的ESD内置防护能力，防护要求取决于应用场景。直接连接外部世界的引脚比仅用于产品内部的引脚更容易受到ESD事件的影响。例如，射频接收器的输入可能直接连接外部天线，这会使集成电路直接暴露在通过导电天线放电的人