PCIe设备枚举与资源分配全流程

上篇文章说到枚举过程中的资源分配，这篇文章具体说下。 首先要知道需要分配哪些资源，主要就2个：总线（bus）资源和内存（memory）资源。 总线资源： Bus资源就是给设备分配唯一的ID，其中bus号为8个bit，所以bus范围为0-255，device是5个bit，所以范围是0-31，function是3个bit，所以范围是0-7，每个设备...

摘要：本文详细介绍了PCIe设备的枚举流程及相关概念。主要内容包括：1.枚举先验知识，如设备在位判断、配置空间数据来源、BDF号与硬件关系等；2.设备扫描过程，采用深度优先算法，从根总线开始逐级扫描下游设备；3.BDF号组成及编号规则；4.Linux内核中的枚举流程入口；5.交换配置注意事项；6.故障定位手段，包括BIOS、lspci、dmesg等工具的使用。重点解析了PCIe点对点结构与总线模型的区别，以及桥设备在枚举过程中的关键作用。

关于PCI设备的配置空间网上已经有很多资料了，如下图就是PCI设备必须支持的64个字节的配置空间，范围为0x00-0x3f。 很多PCI设备仅仅支持者64字节的配置空间。PCI和PCIe配置空间的区别如下文。此外PCI/PCI-X和PCIe设备还扩展了0x40和0xFF这段配置空间，这段空间主要存放一些与MSI或者MSI-X 中断机制相关的Capability结构。其中所有能够提交中...

声明：本文中的图片来自MindShare, Inc 经典书籍《PCI Express Technology》。 计算机系统复位或者上电之后，软件首先要对 PCIe 总线进行扫描来枚举该总线下连接的所有设备。在扫描之前，软件唯一能感知到的设备就是 Host/PCI 桥，同时还知道 Host/PCI 桥下面的总线号是 0，如下图所示： 对于桥设备（bridge），它们的上游端口（upstream side）连接的总线称为 primary bus，下游端口（downstream side）连接的总线称为 s.

包含枚举流程的原理和linux 枚举简要分析

至此，PCI 总线的枚举过程执行完毕，经历了上述这些函数，我们已经得到了 PCI总线下的所有设备的信息，并将它们注册为了 pci_dev 结构体，这时 pci 总线上的设备信息已经准备完毕，现在就是等待后续将要注册的 PCI 驱动与他们进行匹配。梳理了整个过程之后，我们可以了解到，BIOS的枚举：初始化所有PCI设备的配置空间；系统的枚举：依据 BIOS枚举后的配置空间信息生成 pci_dev 设备结构体。

系统将Bridge 4下面的PCI Bus定为Bus 3，并将该桥的Primary Bus Number 和 Secondary Bus Number寄存器分别设置成2和3，此后系统继续扫描后发现Bus 3下面已经没有任何Bridge了，意味着该PCI总线下已经没有任何挂载下游总线了，因此Bridge 4的Subordinate Bus Number的值已经可以确定为3了。第四步：完成Bus 3的扫描后，系统返回到Bus 2继续扫描，发现Bus 2下面已经没有其他Bridge了。

PCIE的枚举过程

前文讲到，CPU通过RC实现IO请求和memory请求到配置请求的转换。后续只用memory请求方式举例，毕竟IO请求方式已成为“前朝遗老”。由于CPU已在寻址空间划分某一容量为256MB的空间作为PCIE设备的配置空间，因此对此空间进行的memory请求就会被RC转换为对PCIE设备配置空间的访问。系统上电或复位后，CPU就会对网络所包含的PCIE设备配置空间进行配置。本文介绍了PCIE的枚举，主要参考《MindShare_PCI Express Technology 3.0》及其译文。

前面两个小节大致总结了下PCIE的基本知识，算是扫盲篇吧。本文主要总结PCIE设备的枚举扫描过程，此部分才是PCIE模块的重点，无论是在BIOS下还是系统驱动下都会用到。 按照国际惯例，先列问题： 　1. 系统如何判断PCIE设备是否在位？ 　2. 设备中的配置空间的数据一开始就有嘛？谁写的？ 　3. Bus号，Dev号，和Fun号与硬件有关系嘛？P 　4.Bridge和Device的...

配置空间是PCIe设备/桥的标识符，其保存了设备/桥的信息。主机在枚举设备/桥的时候需要先访问配置空间，获取设备厂家、型号、类型、所需资源等信息，然后再分配资源，最后才能访问PCIe设备的存储或IO地址空间。PCIe总线规定了三种类型的配置空间，分别是PCIe Agent设备使用的配置空间、PCIe桥使用的配置空间和Cardbus桥片使用的配置空间，本节只介绍前两种。

PCIe枚举是RC主导的​。

硬件问题：上电时序问题，如果FPGA上电时序未按要求进行设计，则可能发生FPGA启动不了。 解决方案：测试FPGA各个电源的上电时序，调整电源上电时序，来满足时序要求。 以xilinx FPGA为例为例，上电时序为VCCINT≤VCCBRAM≤VCCAUX≤VCCO。 操作问题：启动时连接了JTAG，并且打开了hardware，原因是jtag具有较高的有限优先级 解决方案：将软件关掉，最有效的是将jtag线缆拔掉。 约束问题：设计时并未严格按规范要求设计，导致识别不了，有些...