vivado不使用的引脚约束方法

本文介绍了在Vivado设计中,无需硬性分配引脚约束的两种方法,包括设置警告级别和配置UNUSEDPIN属性,以减少写位流时可能出现的错误。作者还提供了相关链接和版权信息。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

不需要分配的引脚约束方法:收藏备用

方法一:

set_property SEVERITY {Warning} [get_drc_checks NSTD-1]
set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1]
set_property SEVERITY {Warning} [get_drc_checks UCIO-1]

#方法二

set_property BITSTREAM.CONFIG.UNUSEDPIN Pulldown [current_design]
set_property BITSTREAM.CONFIG.UNUSEDPIN Pullup [current_design]
set_property BITSTREAM.CONFIG.UNUSEDPIN Pullnone [current_design]

set_property BITSTREAM.General.UnconstrainedPins {Allow} [current_design]

set_property STEPS.WRITE_BITSTREAM.TCL.PRE {<path_and_file_name>.tcl} [get_runs impl_1]

可参考;
https://blog.csdn.net/baidu_34971492/article/details/110230100?ops_request_misc=%257B%2522request%255Fid%2522%253A%2522170824459416800211590021%2522%252C%2522scm%2522%253A%252220140713.130102334…%2522%257D&request_id=170824459416800211590021&biz_id=0&utm_medium=distribute.pc_search_result.none-task-blog-2allsobaiduend~default-1-110230100-null-null.142v99pc_search_result_base2&utm_term=vivado%20%20write_bitstream_error&spm=1018.2226.3001.4187
————————————————

                        版权声明:本文为博主原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接和本声明。

原文链接:https://blog.csdn.net/ta1ent160/article/details/132270011
Alt

### Vivado 2018 中引脚约束教程和设置方法 #### 设置 IO 标准 为了指定特定的 I/O 标准,比如 LVCMOS33,在 Vivado 2018 中可以通过如下命令来完成。对于名为 `rst` 的信号连接到 AF25 引脚的情况,应使用下面的 Tcl 命令[^3]: ```tcl set_property IOSTANDARD LVCMOS33 [get_ports rst] ``` #### 绑定具体物理位置 当需要将逻辑端口映射至具体的 FPGA 物理引脚时,可采用下列语句实现。假设要关联 `clk` 到 U27 这样的操作,则有[^5]: ```tcl set_property PACKAGE_PIN U27 [get_ports clk] ``` #### 定义上拉/下拉电阻特性 (Pull Type) 针对某些特殊需求,可能还需要设定引脚的 Pull-Up 或者 Pull-Down 属性以防止悬空状态的发生。这可通过调整 `PULLTYPE` 参数达成目的。例如,如果希望给某个 GPIO 加入内部弱上拉功能,那么应该这样写[^4]: ```tcl set_property PULLUP true [get_ports my_gpio_pin] ``` #### 应用全局属性于未使用引脚 对于那些暂时需要分配任何功能的闲置引脚,可以考虑应用全局性的配置策略,从而简化项目管理并提高安全性。一种做法是在生成比特流之前执行一段自定义的TCL脚本文件[^2]: ```tcl set_property STEPS.WRITE_BITSTREAM.TCL.POST {<path_to_script>/post_bitstream.tcl} [get_runs impl_1] ``` 此段代码会确保在最终编译阶段自动运行额外指令集。 以上就是在 Vivado 2018 平台上实施有效而精确的引脚约束方法概览。这些技巧仅有助于提升设计效率,而且能够显著增强硬件系统的稳定性和可靠性。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值