- 博客(8)
- 收藏
- 关注
RSS订阅原创 vivado没有弹出ILA界面，vivado报错The debug hub core was not detected.
出现如上警告，经查，由于更换了FPGA核心板，但FPGA的时钟引脚忘记更换过来造成的，将时钟引脚调整正确就好了。
2025-07-15 23:00:00
253
原创 RT-Thread中的time溢出问题,时间戳溢出，解决方法
先说将time_t类型改成64位的，首先将 #define _TIME_T_ long 改成 #define _TIME_T_ long long ，让 time_t 为64位。将 time_t改成32位 则在上述的基础上，将 #define _TIME_T_ long 改成#define _TIME_T_ unsigned long 即可。rtc.c 中调整 set_date 和 set_time 函数。2106年的溢出(这里做了处理，小于2000年重置为2000年)
2025-02-08 21:45:00
487
原创 RT-Thread中挂载U盘，读取数据时，如果拔掉U盘，线程会挂掉
因此继续深挖，主要原因是在rt_udisk_stop中调用了dfs_unmount将U盘卸载了，在dfs_unmount->f_mount->ff_del_syncobj 将互斥锁删除了。这样，就可以防止读取期间U盘被卸载，导致出错。但是这样有风险，因为所有文件都会这样判断。
2025-01-23 11:57:19
274
原创 Lattice FPGA开发之Diamond 与 ModelSim联合仿真
Lattice FPGA的machxo2系列芯片2000HC的ModelSim仿真环境搭建
2024-06-19 20:45:00
2247
1原创 AttributeError: ‘list‘ object has no attribute ‘ndim‘
就可以正常绘图了(上述np是 import numpy as np )经过检查，原来数组需要经过 numpy 的转换。
2023-08-10 11:22:06
694
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人