- 博客(5)
- 收藏
- 关注
RSS订阅原创 跨时钟信号处理方法（CDC）
一、概述如今的数字芯片由于功能的日益复杂、对功耗的要求日益提高，芯片内部往往存在着多个时钟域，跨时钟域信号处理是如今数字芯片设计工程师绕不开的话题。本文分类介绍了不同信号的处理方法，侧重于介绍各种方法重点概念和处理思路，而非给出所有细节内容，文章最后对跨时钟信号处理的核心思想进行了总结，希望可以为读者提供一种更清晰和条理的视角。二、单比特信号的处理2.1“三边沿”要求“三边沿”要求是指异步信号的脉宽必须大于等于1.5个时钟周期（跨越三个边沿），才能确保至少被寄存器采到一次。
2025-06-02 12:33:31
889
原创 数字IC设计中的时钟
对于分频信号也是同理，无论是从慢时钟到快时钟，还是从快时钟到慢时钟，对于任意一个时钟沿，距离该时钟沿最近的对方时钟信号的时钟沿的位置也是确定的，EDA工具有办法基于静态分析方法在综合、布局布线等阶段采取措施保证寄存器的setup、hold条件的满足，从而保证电路的正常工作。另外如前文提到的，分频出的时钟属于同步时钟。对于绝大部分数字芯片，功耗都是十分重要的指标，而时钟树上消耗的功耗是芯片功耗的重要组成部分（参考文献[4]指出可达40%），通过在不需要时钟信号时停止时钟信号的翻转，可以显著的降低芯片功耗。
2025-05-11 21:25:09
737
原创 一文读懂数字电路设计中的亚稳态现象
在时钟CP为低时，D端的输入信号发生了电平转换，那么上图中反相器G1的输入与输出都随之发生电平转换，假设G1输出正在转换的过程中时钟CP上升沿到达，那么TG2将在G1输出仍为中间电平时打开，G1与G2形成的双稳态电路需要较长时间才能达到稳定状态（由反相器输出特性、双稳态电路特性决定，第2.2节中有对此问题的仿真计算），且最终处于哪一种稳定状态并不确定（应该主要由TG2打开时G1输出端电平值决定）。另外一些资料在给寄存器建立数学描述模型的基础上，仿真计算出了亚稳态下寄存器的输出，如下图所示。
2025-04-29 21:53:25
1037
原创 Perl 入门
在IC设计领域，Perl是一种常用的脚本语言，对Perl的学习是有必要的。本文为根据B站系列视频的学习笔记。原视频讲解的非常简洁、清晰，推荐看视频学习。本文如有侵权，请联系删除。
2024-11-23 19:54:01
1078
原创 数字IC设计 - 理论书籍推荐
进入工作岗位之后，我们在工作中时常会遇到各种各样的技术问题。很多时候，从周围同事得到的回答也是模棱两可，或者浮于表面，并不能解决我们心中的疑惑。这时候就需要我们自己去查阅一些资料进行自我学习或者研究。下面推荐一些适合初级工程师学习的理论书籍。
2024-05-22 20:58:13
966
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人