时序电路测试及研究（数字电子技术）

一、实验目的

1、掌握常用时序电路分析、设计及测试方法
2、训练独立进行实验的技能

二、实验原理

计数器是最典型的时序电路之一，它可对脉冲的个数进行计数。
计数器的种类繁多，分类方法也有多种，例如．按进位数值来分类，可分为二进制计数器、二十进制计数器等；按计数器中触发器翻转的次序来分类，可以分为同步计数器和异步计数器；按计数过程中计数器数字的增减来分类，可以分为加法计数器、减法计数器和可逆计数器等。
图 4－1 是使用双 D 触发器 74LS74 构成的 4 位二进制异步加法计数器的逻辑电路，它的连接特点是将每只 D 触发器接成 T’触发器，再由低位触发器的Q端和高一位的 CP 端相连接。注意：因为 D 触发器 74LS74 是 CP 脉冲的上升沿触发，用 D 触发器构成加法计数器时，后级 CP 必须与前级的Q 端连接，才能具有加法计数功能。连接方式与下降沿触发器组成减法计数器的电路相同。

把移位寄存器的输出，以一定的方式反馈到串行输入端可构成寄存器型计数器，常用的寄存器型计数器有环形计数器。
图 4-2 是由 74LS175 四 D 触发器组成的环形计数器。第四级 QD端与第一级的 1D 端相接（反馈）。这种电路，在输入计数脉冲 CP 操作下，其状态在1000,0100,0010,0001（有效状态）中循环，但工作时，必须先用启动脉冲将计数器置入有效状态。由于不能自启动，倘若由于电源故障或信号干扰，使电路进入非使用状态（无效状态），计数器就无法恢复正常工作。

图 4-3 电路是具有自启动功能的环形计数器。无论原状态如何，经数个