基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)

已于 2025-02-18 12:49:04 修改
阅读量3.5k 收藏 16
点赞数 7
CC 4.0 BY-SA版权
文章标签： fpga开发
于 2024-05-24 16:03:22 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhengzhiyi312/article/details/139177302

  1、简介

RFSOC数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale+ RFSoC 27DR或47DR，实现了8路 ADC和8路DAC 端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，27DR ADC最高采样率 4.096GSPS 和DAC最高采样率 6.5536 GSPS； 47DR的ADC采样率最高可达5GSPS、DAC最高采样率 9.8 GSPS，分辨率14bit。相比分立的ADC和DAC传统方式，此方式集成在一起，省去了LVDS/204B接口，且无需考虑多通道同步，非常适合MIMO应用。

2、功能框图

3、技术指标

性能指标：

  •  FPGA封装支持47DR和27DR；

RF接口：

    <
最低0.47元/天 解锁文章

200万优质内容无限畅学
VX15600254840
关注
Xilinx RFSOC 47DR 6收6发 信号处理板卡
jingjiankai5228的博客
06-02 3042
 PS端或者PL端可选挂载一片EMMC芯片，可用于存储程序或者PL直接逻辑访问（跳线可选）； PL端搭载一组32Bit DDR4,容量为2GB,最高支持速率：2400MT/s； PL端挂载2路4X QSFP+接口，最大支持25*4Gbps； PS端支持一路UART(转接成USB接口)； PL端挂载一路uart 422接口； PS端挂载SD接口，用于存储程序； PS端外接一路USB3.0接口； PL端支持2对Can收发接口； PL端挂载两路SATA接口； PL端挂载两路SFP接口；
TQRFSOC开发板47DR LWIP自环测试 GEM3
mcupro的专栏
08-29 690
若板卡的网线与路由器等设备设备连接，而不是与电脑直接连接时，需要修改板子的IP地址。我的本地IP网段为5，所以我这里IP地址需要需要修改为192.168.5.*，IP的最后一位不要与其他设备冲突，网关需要修改为192.168.5.1。使用开发板的网口与电脑或路由器等设备连接，使开发板与电脑在同一局域网内，使用telnet工具连接开发板，进行LWIP自环测试。修改完成后编译并生成BOOT.BIN文件，把文件复制到SD中，并插入RFSOC板卡，启动模式设置为SD卡启动↑↑↑↓，插入串口，网线和电源。
RFSOC-47DR开发板（PZ-ZU47DR-KFB）震撼来袭！开启射频技术新时代
最新发布
hongying321的博客
07-18 321
RFSOC-47DR是一款高性能射频开发板，采用XCZU47DR FPGA芯片，集成8路14bit RF-ADC(5GSPS)/DAC(9.85GSPS)，支持5GHz以下频段。配备Arm Cortex-A53/R5处理器、12GB DDR4内存，提供100G/10G光纤、USB3.0等丰富接口，适用于5G、雷达、卫星通信等场景。核心板尺寸90x85mm，通过240Pin连接器扩展功能，具备高速PCIE3.0和GTY/GTR接口。由璞致电子研发，专注于软件无线电和高速信号处理解决方案。
RFSoC ZU47DR 使用指南
qq_25428313的博客
01-22 1823
RFSoC ZU47DR 这个是赛灵思的第三代高端芯片，集ARM、FPGA、14位5Gsps ADC、14位10Gsps与一体，但一块开发板通常较贵，对于广大爱好者属于咬咬牙也没法上手的程度，这里我们便满足大家的好奇心，将该芯片的一些射频性能测试给大家看看。但为了篇幅不要过长，这里就懒得测试一些大家都知道的功能了，挑一些别人很少测试的部分来给大家看看。
XILINX RFSOC是什么
weixin_41230430的博客
06-25 433
Xilinx RFSoC 是一款将 FPGA、ARM 处理器、射频 ADC/DAC、时钟管理、DSP 资源集成在单芯片上的多功能 SoC 芯片平台。Xilinx RFSoC 是一种集成射频收发、可编程逻辑与处理器的 SoC 平台，专为无线通信、雷达和高速信号处理应用设计，具备极高带宽密度、系统集成度与实时处理能力。
RFSOC47DR-8通道ADC + 8通道DAC 多路光纤卡
FPGA_ADDA的博客
10-14 1206
RFSOC板卡采用射频直接采样结构，带有八个独立的发射器和接收器通道。频率接收范围1M~ 6G。发送最大频率6 G。接收器当采用单通道模式时，最大采样率为5G/s，最大接收通道为8个，正交模式时，接收通道为4个，最大采样率为9.85Gsps，ADC量化位数为14位。发送器最大采样率为9.5 G/s，八个发送通道，量化位数为14位。可以使用外部参考时钟，堆叠方式组成更大的接收发送阵列。支持双路40G/100G QSFP28。
TQRFSOC开发板47DR，ADC与DAC测试
mcupro的专栏
08-17 989
本历程实现从ADC的8个通道分别输入，然后通过DAC的8个通道输出进行测试，检测16个通道是否可用。使用SW拨码开关选择输入通道，8个输出通道同时输出。插入电源，设置ADC输入通道，把10M时钟输入插入对应的通道，使用示波器查看是否有输出，如下所示为10M DAC输出波形。ADC通道需要使用SW拨码开关进行选择，↓↓↓↓为0，使用通道0做为输入，↓↓↓↑为1，使用通道1做为输入。把我提供的启动文件（文章末尾的网盘连接中）复制到SD卡，并且插入开发板，启动模式设置为SD卡启动：↑↑↑↓。
TQRFSOC开发板47DR 创建hello world工程
mcupro的专栏
08-28 686
选择添加的bit文件-->点击up向上移动一层至中间-->升级镜像文件。选项，会创建一个新的文件夹，项目保存在其中，文件夹名称与工程名称相同。根据项目不同使用的配置有所变化，需要根据实际情况进行配置。为了方便使用，我把BOOT.bin文件复制到项目目录中的BootFile文件夹中。打开helloworld.c文件à修改代码，如下图所示，修改完成后需要保存编译。弹窗默认下一步，选择保存的位置添加vitis文件夹，后续弹窗都默认。右键设计模块à选择Gener…添加文件，选择在vivado中生成的bit文件。
RFSOC 47DR VPX 8收8发板卡
jingjiankai5228的博客
05-19 825
ADC主要软件工作量在于完成芯片校准的处理，主要是FS/N的特殊点校准。
TQRFSOC开发板47DR，100G光口自环测试
mcupro的专栏
08-23 736
RFSOC 47DR上有两个100G光口，标号分别是128和129，测试时需要选择对应的测试文件，光口模块也需要插入，具体位置如下图所示。打开vivado的硬件管理器，烧写比特流时需要添加测试文件一同烧写，比特流文件与测试文件我都会提供在文章末尾。若比特流文件与测试文件在同一文件夹内，添加比特流后会自动添加测试文件。此测试使用光口自环模块实现硬件互联，FPGA中进行25Gbps收发校验，通过vivado的硬件管理器烧写比特流，查看传输误差与眼图。连接后就可以看到自环的详细信息，每个通道的错误率，传输速度。
设计方案：RFSOC XCZU67DR 高速ADC DAC模块卡
05-17 1081
RFSOC核心模块使用Xilinx最新DFE RFSOC XCZU67DR，1156封装，单颗芯片包含10路ADC和8路DAC，64-bit Cortex A53系列4核CPU，Cortex-R5F实时处理核，以及大容量FPGA。核心板采用SAMTEC高速连接器，支持高速ADC和DAC，也可以支持GTY，GTR等高速信号的连接需求。
FPGA、AD9371、AD9009、RF SOC介绍
01-20
随着5G的快速发展和物联网的到来，无线通信这一块这些年有了充分的发展和进步，站上投资的风口期和快速布局发展期，为跟进5G的步伐，我们制作了一系列技术硬件设计来适应时代的发展，包括但不限于以下几个方向，现介绍如下： 1. FPGA介绍 FPGA发展很快，但大部分FPGA核心技术都 掌握在国外公司的手中。芯片设计，光刻机，操作系统设计都只有国外引领潮流，我们跟随潮流。国内FPGA发展相对缓慢，现市场上主要采用Xilinx的FPGA芯片，实现高速信号控制。 在通信领域，FPGA+射频芯片是常见搭配。FPGA控制射频芯片来实现SDK（Software Defined Kit）.SDK 在通信领域，高校
TQRFSOC开发板47DR ADC输入采集测试（二）
mcupro的专栏
08-31 1219
使用方法如下所示，在plot_spec_m.py 后跟随的输入参数为ADC通道号，我上面接入的是ADC通道2，所以后面的参数为2。本章内容将介绍如何使用RFSOC 47DR 进行ADC输入采样测试，我们这边提供三个ADC输入采样的python程序，实现8路通道的ADC采样解析数据，并且在时域与频域上显示出示波器与频谱仪的效果。如下图所示，我使用的是100M输入，接到ADC2，可以看到绿色代表的是ADC通道2，其他通道没有输入，幅度几乎为0。运行截图如下所示，上面8个为时域波形，下面8个表示频域的频谱。
TQRFSOC开发板47DR GPIO 按键小灯测试
mcupro的专栏
09-26 367
双击ZYNQ核，添加GPIO外设，参考原理图可以看到，LED1~LED4使用的时MIO40~MIO43，其他4个LED与KEY使用的都是EMIO，所以配置修改为如下图所示。确认完成引脚绑定无误后，生成bit文件和创建vitis项目以及创建hello world工程模板，这些步骤与hello world 例程相同，就不在此处重复演示。修改完成后编译生成BOOT.BIN文件，流程可参考hello world例程，将BOOT.BIN文件放在SD卡中，启动模式设置为SD卡启动，插上电源。
基于xilinx fpga RFSOC系列的Ultrascale+ RF Data Converter ip详解说明
风中月隐的博客——FPGA加速者
05-24 5659
本文用于讲解RFSOC系列Xilinx IP 的ZYNQ Ultrascale+ RF Data Converter ip的功能，以及使用说明，方便使用者快速上手。 参考手册： 《PG269》 《ds889》 注意： 使用本IP的前提条件：vivado的版本要高于2020.2； 本IP主要是实现RFSOC器件的ADC与DAC功能
RFSOC 47dr Dp口测试（ARM裸机）
jingjiankai5228的博客
12-31 523
47DR 内核还是一个4核A53的MPSOC，测试方式和MPSOC一样。值得注意的是，最好用HP的线，不要用DP转接线，不然可能工程运行不起来。即使用DP的线也用xillix推荐的显示器。编译好BIT设置VITIS工程。examle工程测试即可。
TQRFSOC开发板47DR ：EMMC和SD卡扇区读写
mcupro的专栏
01-16 1074
由于本例程需要使用扇区的方式读写SD卡，打乱其中的文件格式，所以使用JTAG在线运行的方式实验本历程，将开发板的启动模式设置为JTAG模式，插入SD卡，JTAG接口和电源。本例程实现读取EMMC和SD卡的扇区，RFSOC开发板的SD卡引脚绑定在PS端，而EMMC硬件引脚绑定在PL端，所以需要将EMMC的引脚绑定到EMIO，并且添加对应的引脚约束文件。打开hello_world项目,打开设计文件-->打开zynq配置-->添加SD0的配置，设置为EMIO，eMMC，8bit。设置完成后点击OK保存配置。
产品记录：RFSoC 47DR板卡优势解析：射频与数字融合的创新实践
ZXBCK_Simon3的博客
03-14 1151
低成本RFSoC 47DR数字阵列板卡
RFSOC 6U VPX标准板卡
RFSOC的博客
06-09 829
RF Analyzer 提供了一种简单快速的方法来评估 Zynq® UltraScale+™ RFSoC中 RF-ADC 和 RFDAC 的性能。提供的 bit 文件，usp_rf_data_converter_2X_2500.bit），点击⑤下载 bit 文件，点击。软件安装完成后， PC 连接板卡 JTAG，打开软件后点击链接，默认会看到下图窗口。点击②Connect 扫描硬件，点击③选中 FPGA，点击④选择 bit 文件（选择。点击connect，会出现以下显示。AD/DA 同步性能测试。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值