Error-[SV-IDOCBO] Illegally driving clocking block output

原创 已于 2022-08-27 20:44:27 修改 · 849 阅读 · 2 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#interface #clocking

于 2022-01-26 16:54:56 首次发布
本文解决了一个在SystemVerilog中遇到的问题：时钟块输出被非法驱动。通过将阻塞赋值修改为非阻塞赋值，解决了if0.cb.cnt_mode变量的非法驱动问题。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

systemverilog interface clocking block errors

Error-[SV-IDOCBO] Illegally driving clocking block output

…/testbench/tb_top.sv, 85
Clocking block output if0.cb.cnt_mode is illegally driven by a blocking
assignment.
Please make sure that the driver of the clocking block output is valid.

问题代码

if0.cb.cnt_mode =ctrl0.cnt_mode;

修改后代码

if0.cb.cnt_mode <=ctrl0.cnt_mode;
Language Models are Few-Shot Learners: 开箱即用的GPT-3(四)
新兴IT民工的专栏
07-28 67
GPT-3论文的测试结果(续)
【芯片前端】It is illegal to leave the interface ports unconnected问题解决
moon9999的博客
07-14 1331
此时是因为该模块的接口中有interface，而interface是不能作为顶层模块的接口的，必须有一个实例化的interface inst与之进行连接。当然，更可能的情况是因为VCS编译时并没有指定顶层，因此工具认为每一个module都是单独的顶层。综上，解决方式为在VCS编译选项中加入-top YYYY指定顶层即可。
Clocking block output is not legal in this # or another expression.
weixin_34387284的博客
11-26 632
Clocking block output is not legal in this # or another expression.modport / clocking block the direction is wrong for monitor 转载于:https://www.cnblogs.com/testset/p/3443134.html
关于工作中遇到的编译问题汇总
最新发布
whh946的博客
01-15 1778
following verilog source has syntax error:token 'uvm_sequence_item' should be a valid type.please check whether it is misspelled. not visible/valid in the curren context,or not properly imported/exported.class trans include在interface前了, 编译不通过.2.
IC设计——EDA软件篇——VCS使用
知识，既贵，又便宜。
08-03 1万+
描述vcs的常用用法
[SV]SystemVerilog Clocking Block語法詳解及開發經驗總結
元直的博客
03-24 4613
SystemVerilog时钟块(Clocking Block)语法详解及开发经验总结 本文详细介绍了SystemVerilog中时钟块的语法要点和使用经验。主要内容包括：1)时钟块声明语法，可定义在interface、module或program中；2)关键术语解释，包括时钟事件、时钟信号、时钟偏移等概念；3)输入/输出偏移的设置方法及其对建立/保持时间的影响；4)时钟抖动和占空比失真的分析；5)时钟块事件的使用技巧；6)周期延迟操作符##的用法。特别强调了时钟偏移应小于1/10时钟周期，并提供了减少时钟
SV : Clocking Block
jerwey的博客
01-13 2746
SystemVerilog Clocking Block 1step #1step是systemverilog引入的一种新的能力，主要为了解决采样的问题。step时间单位其实就是我们定义的最小的时间精度，换句话说，这也是仿真器在时间上进行调度的最小单位，在#1step的delay时间内，是不存在事件的。 IEEE定义了#1step延迟会在当前time slot的Preponed Region进行采样，但这样实际上的效果和在上一个time slot的Postponed Region采样是一样的（有可能两个ti
[Spark版本更新]--Spark-2.0.1版本的最新改动
欢迎来到我的博客，一起探索代码里的世界！
11-12 6762
spark-2.0.1版本的最新改动 Sub-task(子任务) [SPARK-15232] - Add subquery SQL building tests to LogicalPlanToSQLSuite [SPARK-15698] - Ability to remove old metadata for structure streaming MetadataLog [SPARK-...
计算机英语教案第三周-第四周.pdf
10-04
- **定语从句**：如"A computer is that thing on your desk that looks like a TV-set illegally parked by a typewriter."这个句子中的"that looks like a TV-set"是定语从句，用来更具体地描述"thing"。...
【verilog】综合的一些error与对应解决方法
weixin_43422273的博客
04-29 3987
【error】verilog综合的一些error与对应解决方法【error】verilog综合的一些error与对应解决方法【error】sampling of clocking block output is not allowed数组Incompatible unpacked dimensionserror 'int' is not expected to be used in this context端口连接有error通过verdi调试搜索value检查时序td::randomize(val) wi
[SystemVerilog] clocking block
lbt_dvshare的博客
07-20 8930
clocking block cb input sample 采样受 #（input skew)控制，如果#nstep(n&amp;amp;amp;amp;amp;amp;amp;amp;amp;amp;amp;amp;amp;gt;0),采样的是前n个step的postpone区；如果#0,则是在本timestep的observed region进行采样。 在active区会判断@(event),如果有@(edge)这样的事件，就会准备规划后面的cb内变量采样和驱动事件，这里只是一个触
clocking时钟块消除采样时信号竞争 —SV,systemverilog
SummerXRT的博客
05-10 7068
为了避免采样时发生竞争的（delta cycle的存在）问题，导致采样数据错误。 为了避免在RTL仿真中发生信号竞争的问题，建议通过非阻塞赋值或者特定的信号延迟来解决同步问题。这里我们介绍使用时钟块来决定信号的驱动和采样的方式。 什么是delta cycle？ 在RTL仿真时，由于无法确定具体电路的延迟时间，默认情况下时钟驱动电路时会添加一个无限最小的时间（delta cycle）的延迟，这个延迟要比最小时间单位精度还要小(可以理解成远小于1ps）。 在一个时间片（time - slot）中可以发生很多的事
uvm中时钟块分析
qq_63887503的博客
04-11 770
这个时序显示的是dut部内部的时序，在read信号发生时，会等待一个周期，将数据放到数据总线上。因此，采样需要： 等待两个下降沿，当然个人觉得由于提前采样，等待连个上升沿采集的应该也是正确数据。1：对于，reg_if.drv_ck .xx信号，在时钟沿边沿变化，但reg_if.xx信号会加入提前采样和延后驱动并且连接到dut上。这里如果用this.pkt_id++,指向的是req中的pkt_id.3：时序上看不到内部的数据包吗。
Verilog报错原因及解决方案
HGGshiwo的博客
12-03 1万+
序号 报错 解决方案 1 Port connections cannot be mixed ordered and named 使用实例的时候.()的.没有加 2 module instantiation should have an instance name 匿名调用组件，应该在实例后增加组件名 3 Instantiating < XXX > from unknown module < XXX > moudle内代码的名字和文件名不一致，如果改了还是不行，...
SV实验一：SystemVerilog 验证流程
weixin_48024649的博客
08-06 3763
16输入，16输出的路由器的验证
Modelsim10.7仿真报错
qq_45776815的博客
04-23 3828
不要使用-novopt，10.7之前的版本可以这样，但10.7似乎不行。为了避免模块端口被优化掉，使用vsim -voptargs=+acc就可以了。把之前老版本的modelsim换掉了，新的装好仿真发现有点小毛病，记录以下。显然并不是这里的问题，后来看到有说是由于软件安装路径中存在空格，尝试修改。使用modelsim10.7仿真时出现错误，编译通过但报以下错误。重新仿真，修改优化选项，信号显示出来可以查看仿真。重新仿真，端口被优化掉了，看不到波形。导致的，就取消了仿真优化。取消后出现了新的错误。
SystemVerilog LRM 学习笔记 -- clocking块
热门推荐
wonder_coole的博客
09-10 2万+
1clocking...endclocking块 clocking块是SV新feature，主要是为了更好解决testbench和DUT之间的timing和同步建模的问题，可以使user基于clock cycle在更高的抽象层次上写testbench(如“## 3”，表示三个clock)。clocking只能在module/interface/checker/program中声明，不能在fun...
vcd文件中存储多维数组 vcs_IC设计——EDA软件篇——VCS使用
weixin_31869917的博客
01-14 921
1. 基础知识运行机理HDL仿真器编译代码的过程由编译，建模和仿真三个阶段(详情见该文第4大点：https://blog.csdn.net/qq_39815222/article/details/89601331)，VCS将三个阶段独立开来，使compilation与elaboration可以通过仿真前的命令行单独执行，而simulation阶段则可以直接运行建立好的模型因此VCS修改参数(par...
出现illegally attempted to associate a proxy with two open Sessions异常
05-10
这个异常通常发生在你试图将一个代理对象关联到两个不同的会话(Session)中时。在大多数情况下，一个代理对象只应该与一个会话相关联，因此如果你尝试将它关联到多个会话中，就会出现这个异常。 ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值