模拟IC设计全解：集成电路与运算放大器
刚入模拟IC设计坑那会儿，总被各种运放结构绕得头晕。实验室师兄甩给我个压缩包，说"先把这些
吃透再说"，打开一看密密麻麻的电路图差点当场劝退。今天就把这些年在tsmc180nm工艺上折腾运放的经
验，结合经典教材里的干货，给大伙儿掰扯掰扯。
先看这个单极放大器（图1），菜鸟村入场券。别看它结构简单，调管子宽长比的时候能让你怀疑人生
。举个实际参数：M1的W/L=10u/1u，负载电流镜M2-M3取20u/0.5u。用HSPICE仿DC工作点时，记得在网表里
加.op语句：
```
VDD vdd 0 1.8
Vin in 0 dc 0.9 ac 1
M1 out in vdd vdd pmos W=10u L=1u
M2 out in 0 0 nmos W=20u L=0.5u
```
仿真完别急着跑，先看gm值是不是在2mS左右。有次我把nmos的L输错成5u，跨导直接掉到0.5mS，输
出摆幅也废了——所以说基础参数检查比啥都重要。
五管运放算是进阶版（图2），重点在差分对和尾电流源的设计。最近在调一个增益要求60dB的版本，
发现尾电流源M5的vdsat必须大于200mV才能避免进入线性区。这里有个小技巧：用.calculate语句自动算
尺寸：
```
.param Ibias=50u
.calculate W5= {Ibias/(0.5*80u*0.2^2)}
```
tsmc180的model文件里lambda参数约0.1，所以输出阻抗ro=1/(lambda*Id)。实测时发现共模抑制
比CMRR总比理论值低，后来发现是差分对管M1-M2的对称布局没做好，金属线走了个蛇形走线引入寄生电
阻差异...
说到套筒式和折叠式运放（图3-4），新手容易纠结选哪种。上周帮学弟调一个2.5V电源电压的电路，
用套筒式的话电平移位不够，果断切折叠式。关键在cascode管子的偏置电压生成，这里推荐用VCM自偏置
电路：
```
M9 vcm vb1 vb2 vss nmos W=5u L=0.5u
M10 vcm vb3 vb4 vdd pmos W=8u L=0.5u
```
