高阶温度补偿带隙基准的'超低温漂、低功耗'设计与实施
江湖传闻模拟电路三大浪漫，带隙基准绝对算一个。今天咱们拆解一款实测1.9ppm/℃的超低温漂带
隙基准，附赠37页设计文档和全套工艺库，手把手教你在Cadence618里造轮子。
先说这货有多妖：14.47μA吃着泡面（低功耗），扛着90dB的电源浪涌（高PSRR），在-40℃到125℃的冰火
两重天里输出电压稳如老狗。关键实现手段是祭出了三阶温度补偿的骚操作——传统的一阶补偿在工艺角
面前就是个战五渣，咱们直接上β多项式展开式：
```verilog
// Verilog-A模型片段
V(T) = a0 + a1*T + a2*T^2 + a3*T^3;
R_trim = R0*(1 + tc1*(T-T0) + tc2*(T-T0)^2);
```
这组方程在文档里推导了整整8页，核心思路是把BJT的Vbe非线性项和电阻温度系数玩排列组合。
实测时得在ADE里做温度系数扫描，建议用这个脚本省事儿：
```ocean
simulator('spectre)
for(i -40 125 5
temp(i)
run()
Vref_val = value(VT("/Vref") ?result 'dc)
fprintf(results "%f %f" i Vref_val)
)
```
电路结构方面，主核还是经典Brokaw架构打底，但关键在补偿网络的精调。比如这个MOM电容阵列，
专门用来压制高阶温度漂移：
注意PMOS电流镜的W/L比要按文档里的3:5:2比例排列，否则PSRR直接崩给你看。调试时遇到过最坑
爹的情况是后仿真温漂曲线出现诡异的双峰，最后发现是衬偏效应没处理好，加了个dummy电阻才摆平。
工艺库用的是61OA格式，虚拟机里已经预装Cadence618和全套PDK。建议先跑文档里的corner仿真
模板，重点看tt/ss/ff三个工艺角的温度特性。有个隐藏技巧：在resistor的属性栏里勾选mismatch选项，
否则MC仿真结果会过于理想。
最后说下电流设定部分的玄学——14.47μA这个数看着随意，其实是把功耗约束和噪声系数代入拉格
朗日方程算出来的最优解。实际调试时用这串指令动态调整偏置：
