实验：：差动放大器研究 cadence

差动放大器研究 差动放大器研究是微电子工程中一个重要的课题，本实验的目的是研究差动放大器的工作原理和设计方法。差动放大器是一种常用的放大电路，它可以对小信号进行放大和处理。本实验中，我们将研究基本差动放大电路和有源负载差动放大电路的设计和分析，并探讨提高电路增益的方法。 一、实验目的 差动放大器研究的主要目的是： 1. 认识基本差动放大器的工作原理和设计方法。 2. 用有源负载提高增益。 3. 有源负载差放电路的工作点调整。 二、实验步骤及原理分析 1. 绘制电路图，并测试差动放大电路的增益 为了测量电压放大倍数与漏极电压，在这里利用瞬态响应测得图一的输出波形如图二所示。瞬态响应扫描时间为 2ms。由图二可以看出，漏极电压的波动范围为，则静态的漏极电压。又知道叠加的交流小信号的振幅为 10mv，则可以计算得电压放大倍数为：即差放管的电压放大倍数为 10。与共源极放大电路相比较可知，在此情况下，差放的放大倍数略小于共源极放大电路。 2. 把差放管的负载电阻改为电流源，并测量放大倍数 为了测量电压放大倍数与漏极电压，在这里利用瞬态响应测得图三的输出波形如图四所示。瞬态响应扫描时间为 2ms。由图四可以看出，漏极电压的波动范围为，则静态的漏极电压。又知道叠加的交流小信号的振幅为 10mv，则可以计算得电压放大倍数为：即有源负载差放管的电压放大倍数为 40。与基本差动放大电路相比较可知，在此情况下，有源负载差动放大电路的放大倍数明显提高。 三、提高电路增益的方法 针对图三所示有源负载差动放大电路，我们可以通过改变跨导和输出电阻来扩大电压放大倍数。 1. 减小负载MOS管的宽长比 我们知道，当宽长比减小时，MOS管的输出电阻会增大，所以可以通过减小宽长比来增大电压放大倍数。在这里，把所有的PMOS管的宽都改为3um，并按照上面提到的方法把静态工作点调整到与步骤1相同的值，输出电压如图七所示。输出电压摆幅为6.83V-7.1V，则电压放大倍数为显然，此时的放大倍数明显提高。 2. 增大R4使得放大倍数增大 通过改变R4课增大电压放大倍数，其他参数不变，把取，调整静态工作点与步骤1相同，此时。输出电压如图八所示。输出电压摆幅为6.91V-7.1V，则电压放大倍数为显然，此时的放大倍数也有所提高。 四、思考题 1. 估算图一电路的漏极静态电压，和实验结果作比较。 解：由图一可知，电流源为差动放大电路提供静态电流，则流过每一个MOS管的静态电流。所以，可求的电路的漏极静态电压：而实验中测得的静态电流。所以，实验值与理论值完全稳合，说明实验结果正确。 2. 图二电路增益提高了多少？ 解：为了比较两者的增益，实验过程中把静态工作点调到相同的状态，即把漏极静态电压都调整到7V左右。由上面可知，图一的增益为，而图二的增益为。所以，该有源负载差动放大电路的增益比基本差动放大电路增益提高了4倍。所以，电流源负载可以提高差动电路的增益，但是以电流源为负载的差动对的小信号增益相对较小，该增益在亚微米技术中一般在10到20。