Release 12.4 - par M.81d (nt)
Copyright (c) 1995-2010 Xilinx, Inc. All rights reserved.
Sat Dec 22 00:28:41 2012
INFO: The IO information is provided in three file formats as part of the Place and Route (PAR) process. These formats are:
1. The <design name>_pad.txt file (this file) designed to provide information on IO usage in a human readable ASCII text format viewable through common text editors.
2. The <design namd>_pad.csv file for use with spreadsheet programs such as MS Excel. This file can also be read by PACE to communicate post PAR IO information.
3. The <design name>.pad file designed for parsing by customers. It uses the "|" as a data field separator.
INPUT FILE: AutoSell_map.ncd
OUTPUT FILE: AutoSell_pad.txt
PART TYPE: xc6slx16
SPEED GRADE: -3
PACKAGE: csg324
Pinout by Pin Number:
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|Pin Number|Signal Name|Pin Usage|Pin Name |Direction|IO Standard|IO Bank Number|Drive (mA)|Slew Rate|Termination|IOB Delay|Voltage |Constraint|IO Register|Signal Integrity|
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|A1 | | |GND | | | | | | | | | | | |
|A2 | |IOBS |IO_L2N_0 |UNUSED | |0 | | | | | | | | |
|A3 | |IOBS |IO_L4N_0 |UNUSED | |0 | | | | | | | | |
|A4 | |IOBS |IO_L5N_0 |UNUSED | |0 | | | | | | | | |
|A5 | |IOBS |IO_L6N_0 |UNUSED | |0 | | | | | | | | |
|A6 | |IOBS |IO_L8N_VREF_0 |UNUSED | |0 | | | | | | | | |
|A7 | |IOBS |IO_L10N_0 |UNUSED | |0 | | | | | | | | |
|A8 |button1 |IOB |IO_L33N_0 |INPUT |LVCMOS33 |0 | | | |NONE | |LOCATED |NO |NONE |
|A9 | |IOBS |IO_L35N_GCLK16_0 |UNUSED | |0 | | | | | | | | |
|A10 | |IOBS |IO_L37N_GCLK12_0 |UNUSED | |0 | | | | | | | | |
|A11 | |IOBS |IO_L39N_0 |UNUSED | |0 | | | | | | | | |
|A12 | |IOBS |IO_L41N_0 |UNUSED | |0 | | | | | | | | |
|A13 | |IOBS |IO_L50N_0 |UNUSED | |0 | | | | | | | | |
|A14 | |IOBS |IO_L62N_VREF_0 |UNUSED | |0 | | | | | | | | |
|A15 | |IOBS |IO_L64N_SCP4_0 |UNUSED | |0 | | | | | | | | |
|A16 | |IOBS |IO_L66N_SCP0_0 |UNUSED | |0 | | | | | | | | |
|A17 | | |TCK | | | | | | | | | | | |
|A18 | | |GND | | | | | | | | | | | |
|B1 | | |VCCAUX | | | | | | | |2.5 | | | |
|B2 | |IOBM |IO_L2P_0 |UNUSED | |0 | | | | | | | | |
|B3 | |IOBM |IO_L4P_0 |UNUSED | |0 | | | | | | | | |
|B4 | |IOBM |IO_L5P_0 |UNUSED | |0 | | | | | | | | |
|B5 | | |VCCO_0 | | |0 | | | | |any******| | | |
|B6 | |IOBM |IO_L8P_0 |UNUSED | |0 | | | | | | | | |
|B7 | | |GND | | | | | | | | | | | |
|B8 |button3 |IOB |IO_L33P_0 |INPUT |LVCMOS33 |0 | | | |NONE | |LOCATED |NO |NONE |
|B9 | |IOBM |IO_L35P_GCLK17_0 |UNUSED | |0 | | | | | | | | |
|B10 | | |VCCO_0 | | |0 | | | | |any******| | | |
|B11 | |IOBM |IO_L39P_0 |UNUSED | |0 | | | | | | | | |
|B12 | |IOBM |IO_L41P_0 |UNUSED | |0 | | | | | | | | |
|B13 | | |GND | | | | | | | | | | | |
|B14 | |IOBM |IO_L62P_0 |UNUSED | |0 | | | | | | | | |
|B15 | | |VCCO_0 | | |0 | | | | |any******| | | |
|B16 | |IOBM |IO_L66P_SCP1_0 |UNUSED | |0 | | | |
基于FPGA的自动售货机(verilog语言)

在电子设计领域,FPGA(Field-Programmable Gate Array)是一种可编程逻辑器件,它允许用户根据需求自定义硬件电路。本项目“基于FPGA的自动售货机”是利用Verilog语言来实现的一个教育实例,旨在让学生或爱好者了解FPGA在实际应用中的运用。Verilog是一种硬件描述语言,常用于数字电路设计,它可以用来描述数字系统的结构和行为。
我们需要理解自动售货机的基本工作原理。自动售货机通常包括输入设备(如按键)、存储系统(模拟货品库存)、货币处理模块(识别和计算投币金额)以及输出设备(如数码管显示)。在这个项目中,按键1用于商品选择,按键2、3、4代表不同的投币操作,数码管则用来显示余额和错误信息。
1. **Verilog语言基础**:Verilog是一种文本语言,它允许我们描述数字电路的行为和结构。在本项目中,Verilog代码将定义各个按键、数码管显示和内部逻辑的接口,以及它们之间的交互逻辑。
2. **FPGA设计流程**:我们需要用Verilog编写设计模块,然后通过编译器进行综合,生成适合目标FPGA芯片的配置文件。将这个配置文件下载到FPGA中,实现硬件功能。
3. **按键处理**:按键1被用作商品选择,按键2、3、4作为投币操作。在Verilog中,按键通常会被设计为同步或异步边沿触发的输入信号,通过检测按键的按下和释放来读取用户输入。
4. **货币处理**:在自动售货机的设计中,需要有一个模块来处理投币逻辑。这可能涉及到计数器和比较器,用于累计投币金额并与商品价格进行比较。
5. **数码管显示**:数码管通常由多个LED段组成,每个段可以通过控制信号来点亮或熄灭,从而显示不同数字和字符。在Verilog中,需要设计一个数码管驱动模块,将内部的数值转换成数码管可以显示的格式。
6. **状态机**:为了实现复杂的控制逻辑,项目可能会使用一个有限状态机(FSM)。例如,售货机可能有等待选择商品、等待投币、检查余额、交易完成和显示错误等多种状态。
7. **错误处理**:当余额不足时,系统需要显示“ER”来提示用户。这需要在Verilog代码中设置一个错误检测机制,并通过数码管接口发送错误信息。
8. **仿真与验证**:在实际下载到FPGA之前,设计应先通过软件仿真进行验证,确保其功能正确无误。
通过这个项目,学习者不仅可以掌握Verilog语言的基本用法,还能了解到FPGA设计流程、数字逻辑和状态机设计等核心概念。同时,实际动手操作将有助于提升动手能力和问题解决能力,对于电子工程师来说是一项宝贵的实践经历。

tm2012a
- 粉丝: 2
最新资源
- 试议网络营销组合通路决策.pptx
- 死因监测网络直报.ppt
- 基于PLC饮料灌装生产流水线控制系统设计.doc
- AI人工智能技术的应用范围和案例.doc
- 现代通信技术与系统.doc
- 基于微课中的Photoshop课程教学可行性研究获奖科研报告论文.docx
- 零基础学Excel--Vba-应用实例.ppt
- 用MATLAB解决-条件平差和间接平差.ppt
- lilishop 商城 java商城-C++资源
- 2023年国网计算机职称考试辅导资料习题.doc
- 基于单片机的万年历实习报告.docx
- 解读防范电信诈骗网络诈骗学习课件.pptx
- 单片机教案(第6章存储器的扩展).doc
- 用Aspen-Plus模拟反胶束萃取大豆蛋白过程中毛油脱溶操作.pdf
- 医院信息系统安全.ppt
- 关于茶叶的网络营销策划方案.doc