计算机组成课设P3设计文档（第一版）1

计算机组成原理课程设计的第三部分主要涉及了CPU的几个核心部件的设计，包括取指令单元(IFU)、通用寄存器组(GRF)、算术逻辑单元(ALU)、数据存储器(DM)以及数据扩展模块(EXT)和控制器(Controller)。下面将详细解释这些部件的功能和设计要点。 1. **取指令单元(IFU)**：IFU负责从内存中获取指令。其设计包括程序计数器(PC)和指令存储器(IM)。PC由寄存器实现，具备复位功能，初始地址设定为0x00000000。IM使用ROM实现，容量为32位宽，可存储32条指令。由于IM的实际地址宽度只有5位，所以需要通过某种方式将PC中的地址映射到IM。IFU的主要功能包括取指令、计算下一条指令地址和复位。 2. **通用寄存器组(GRF)**：GRF由32个可写的寄存器构成，其中0号寄存器的值始终为0。其他寄存器默认值也为0。GRF提供了读写操作，根据输入的地址读取或写入32位数据，并且支持复位所有寄存器为0。 3. **算术逻辑单元(ALU)**：ALU执行32位的加法、减法、逻辑或运算以及大小比较。不检查溢出。它根据输入的ALU操作码选择相应的运算，并输出结果，同时提供一个标志位Zero来指示结果是否为零。 4. **数据存储器(DM)**：DM使用32位宽的双端口RAM，容量同样为32位宽，支持读写操作，起始地址也是0x00000000。双端口设计允许独立的加载和存储操作，提高并发性能。DM还支持数据的复位操作，将所有内存位置的数据清零。 5. **数据扩展模块(EXT)**：EXT用于将16位数据扩展为32位，提供了三种扩展方式：高位补0、低位补0和符号扩展，根据输入的2位扩展方式选择信号进行相应的数据扩展。 6. **控制器(Controller)**：控制器使用与或门阵列构建，接收指令的Opcode和Funct字段，产生控制信号，如寄存器写地址选择信号、ALU第二个操作数选择信号等，以协调整个CPU的工作流程。 以上是计算机组成课设P3设计中CPU各部件的主要功能和设计要求。这些组件共同构成了CPU的基础架构，使得CPU能够执行指令，处理数据，进行算术和逻辑运算，并与内存进行数据交互。在实际设计中，还需要考虑如何通过控制逻辑来正确协调这些部件的操作，确保CPU的正确运行。