2019龙芯杯总结——北理工范志鹏1

1. 萌生写 CPU 的念头 在参与2019年龙芯杯竞赛的过程中，我萌生了编写CPU的想法。这个念头源自于对计算机硬件的浓厚兴趣，以及对自主设计处理器挑战性的追求。CPU是计算机系统的核心，能够理解并执行程序的指令，它的设计涉及到了数字逻辑、计算机体系结构等多个领域的知识。从零开始构建一个CPU，不仅需要扎实的理论基础，还需要实践中的创新与耐心。 2. 第一次组会 首次参加团队会议时，我发现自己是新手，其他成员已经建立了初步的基础，并且彼此间较为熟悉。由于我们来自不同的学院，我感到有些紧张，这提醒了我在团队合作中建立良好沟通和快速融入的重要性。在这样的环境中，适应新环境，学习新知识，以及与队友建立默契成为首要任务。 3. 期末考试进展缓慢 在准备比赛的同时，我还面临着期末考试的压力。平衡学术与竞赛的进度是一项挑战，我需要高效地分配时间，确保在不影响学业的前提下，逐步推进CPU的设计工作。 4. 三天速成流水线 为了节省时间，我们采用了快速学习的方法来掌握流水线技术。流水线是提高CPU性能的关键，它通过将处理过程分解为多个阶段，使得数据能够在不同阶段同时处理，从而提高了执行速度。 5. 讨厌的延时 在设计过程中，我们遇到了延时问题，这是CPU设计中常见的难题。延时会影响指令的执行效率，我们需要深入理解和优化时序控制，以减少不必要的等待时间。 6. 解决——DRAM 面对存储器的问题，我们专注于DRAM（动态随机存取存储器）的接口设计。DRAM具有较高的存储密度，但访问速度相对较慢，需要精确的时序控制来确保数据的正确读写。 7. 1 + 1 = ? 在实现基本运算单元时，我们从最简单的加法运算开始，即使是最基础的1+1，背后也蕴含着复杂的逻辑电路设计，这体现了CPU设计的精细和复杂性。 8. 拓展指令，完成 cp0，适配 SRAM 接口 随着项目深入，我们扩展了指令集，包括cp0（状态寄存器），以支持更多的功能。同时，我们还需要适配SRAM（静态随机存取存储器）接口，以满足高速缓存的需求。 9. 一个星期搞定 AXI AXI（Advanced eXtensible Interface）是一种广泛使用的总线协议，我们用了一个星期的时间来理解和实现它，以确保CPU能与其他硬件组件高效通信。 10. 忙碌的实习 在实习期间，我必须同时兼顾比赛和工作，这无疑增加了压力。然而，实习也提供了实践经验，帮助我更好地理解理论知识在实际应用中的表现。 11. cache cache cache 缓存是提升CPU性能的关键，我们深入研究了cache的工作原理和优化方法，以减少内存访问延迟，提高系统整体性能。 12. 肉眼 debug 在硬件设计中，debug是一项耗时的任务，我们通过观察波形图，肉眼检查每个信号，寻找潜在的问题，这种直观的调试方法虽然原始，但在某些情况下非常有效。 13. 山重水复疑无路 在设计过程中，经常会遇到看似无法解决的难题，但正是这些挑战激发了我们的创新精神，推动我们寻找新的解决方案。 14. …… 故事未完，挑战仍在继续。在2019年龙芯杯的旅程中，我不断学习，不断进步，体验了从概念到实现的全过程，收获了宝贵的工程经验和技术知识。