适用于vivado2017.4以上版本，在Vivado TCL命令窗口中可以通过调用write_edif命令将用户自定义模块封装成.edf网表文件（类似ISE里的.ngc文件），但按照官方给出的参考用法生成的网表文件对自定义模块有种种限制，即待封装的模块不能含有Xilinx IP（少部分IP可以包含，如RAM IP、FIFO IP等），如DSP IP、MIG IP等，否则在编译时将报错，提示有未定义的黑盒。那么如何将包含XIlinx IP的用户模块封装成网表文件，下面将给出详细教程
在Vivado设计环境中，有时我们需要将用户自定义的模块封装成网表文件，以便于在其他项目中重用或简化设计流程。本教程主要针对Vivado 2017.4及以上版本，讲解如何在TCL命令窗口中利用`write_edif`命令将包含Xilinx IP的用户模块封装成.edf文件。由于官方默认方法存在限制，无法处理包含特定IP（如DSP IP、MIG IP）的模块，因此本教程提供了一种解决方法。
确保你的自定义模块设置为TOP层，这是封装的基础。在Vivado界面中，你需要将模块设置为顶层模块，以便在后续步骤中进行操作。
配置I/O Buffers。在综合设置中选择`-mode out_of_context`，这个选项表示在当前级别不插入任何I/O BUFFERs，类似于ISE中的相应设置。这样做的目的是避免在生成网表时包含不必要的I/O缓冲器。
接下来，执行综合步骤。在Vivado TCL命令窗口中输入`synthesis`命令启动综合流程。综合完成后，打开综合设计以查看生成的逻辑结构。
为了替换原有的封装文件，你需要生成仅包含IO端口信息的新模块（.V文件）。在TCL命令窗口中输入`write_verilog -mode synth_stub`命令，指定路径和模块名称，例如`write_verilog -mode synth_stub F:/xx/xx.V`，然后按回车执行。
生成网表文件是封装的关键步骤。对于不含Xilinx IP的模块，可以直接使用`write_edif`命令，如`write_edif F:/xxx/xxx.edf`。然而，如果模块包含Xilinx IP，你需要加上`-security_mode all`选项，如`write_edif -security_mode all F:/FPGA/abc.edf`。执行此命令会生成包含IP信息的网表文件。
在生成网表文件的过程中，为防止数据丢失，建议先备份原工程。生成的.edf文件和可能产生的.edn文件应添加到备份工程中，并替换原有工程文件。如果使用IP核，最好将IP核作为文件添加到设计中，以便在封装过程中正确处理。
这个教程详细阐述了在Vivado中处理包含Xilinx IP的模块封装为网表文件的过程，包括设置TOP层、配置I/O Buffers、综合设计、生成仅含IO端口的模块以及生成网表文件。遵循这些步骤，你可以成功地将复杂的模块封装为可重用的网表文件，即使这些模块包含了Xilinx的知识产权（IP）核。
评论0