FPGA实现对AT24C02的IIC读写操作资源-CSDN下载

FPGA

IIC

67 浏览量 2020-08-10 17:02:41 上传评论收藏 270KB PDF 举报

资源推荐

资源详情

资源评论

FPGA之之IIC知识知识

FPGA之IIC这几天实现FPGA对AT24C02进行读写。采用的是IIC总线，所以要写IIC控制代码。写代码花了一下

午，可是调试花了三天。真是相当蛋疼，用了各种方式进行调试。AT24C02采用的是IIC总线，256KB字节的存

储容量。分为32夜，每页有8字节。

首先是写的时序：

如上所示：

第一个是字节写，即每次写一个字节。顺序是首先写器件地址，然后是数据地址，最后是数据。因为IIC可以外挂很多器件，

所以需要一个器件地址要表明是对哪一个外设进行操作。

第二个是多字节写，即每次写多个字节。每写一个字节，数据地址会自己加1。比如对数据地址0写数据DATA（n），那么写

DATA（n+1）的时候，数据地址会自己加1，即对地址0写数据DATA(N+1)。但是这里要相当注意，这个数据n的个数是有限

制的。由每页规定的字节数据个数规定的。AT24C02每页有8字节，所以最高只能写8字节的数据。超过8字节的数据，会覆盖

当前页之前的数据。这里要相当注意。

至于这里的回应信号ACK，这里也要注意都是低有效，而且这个ACK信号是AT24C02器件给的。

器件地址，数据手册也有说明：

前4位的值都是1010，后面3位是由你外接的A2，A1，A0电平决定的。后面的R/W是读写位。0表示写，1表示读。

上图是AT24C02的封装图，有三个管脚A2，A1，A0，这里就是器件地址中的A2，A1，A0。这三个可以接不同的电平。所以

在一个IIC总线上，最多可以外挂8个AT24C02器件。

然后是读的时序：

读的部分要比写要麻烦很多。下面逐次介绍一下：

第一个图：

读当前数据地址的值。这个当前数据地址是由上次操作的地址决定的。比如，在之前的一次操作，对0x00地址写数据，那么

目前的当前数据地址就是0x00。

第二个图：

随机读数据。读取指定的数据地址的值。

第三个图：

读多个数据。读取制定的数据首地址的多个数据的值。这里只要有首地址，每读完一个数据，数据地址会自己加1，这样就可

以读取下一个数据。

这里要注意第一个和后面两个在时序上有点不一样。

对于第一个：首先是发器件地址，但是读写位为1。

对于后面两个：也是发器件地址，但是读写位要为0。然后发数据地址。在然后要重新发送起始信号，然后在发器件地址，但

是这时候读写位要为1，表示读数据。后面就是读取的数据。如果读的数据不是最后一个，ACK信号为低，如果是最后一

个，ACK信号要为高。

这里要注意的地方：

1、随机读数据和连续读数据，第一个发的器件地址的读写位要为0，然后是发数据地址，然后要重新发送起始信号，这个相

当重要，不发重新起始信号，是读不到数据的。然后在重新发送器件地址，然后读写位要为1.然后就读数据了。

2、这里的响应信号ACK，要注意这个ACK信号时主机给的，不是AT24C02给的。没有读最后一个数据，主机发ACK低，从机

接收到低，表示读数据继续。读最后一个数据，主机发ACK高，从机接收到高，表示数据读取结束。

以上就是读数据要注意的地方，我就是在读数据这里卡了很久，第一个是没有注意，器件地址要发两次，第二个是没有注意要

重新发送起始信号，第三个就是ACK信号给错，以为这ACK信号时从机给的。造成数据一直读取不成功。

具体的IIC协议的内容，大家可自行百度查询。

如果注意到了以上的问题，那么写程序控制IIC器件就比较容易了。根据数据手册的时序，注意各个信号之间的时间要求，如

保持时间，建立时间要求，然后写程序即可。

采用状态机设计：

首先是定义各个状态：

这里说明一下各个状态作用以及状态中的代码：

这里先说明几个变量的作用:

delay_time_next,delay_time：用来记录每个状态中的计数，该计数是用来使每个状态保持一个固定的时间。

bit_counter_next,bit_counter：用来记录发送8-bit数据的哪一位数据。

counter_number_next, counter_number: 用来记录发送的第几个数据或者是接收的第几个数据。因为考虑到传输多个数据的

情况。

i2c_sda_reg：是FPGA的SDA输出。

i2c_sda： FPGA的SDA输入。因为SDA是双向的，所以需要将输入和输出分开。向SDA写数据，就向i2c_sda_reg写数据即

可。而要读取SDA数据，就只要读取i2c_sda的值即可。

first_byte_to_send：起始信号后发送的第一个字节数据，即器件地址加RW。

第一个idle_state：空闲状态，即没有数据传输时的状态。

+ 查看代码

idle_state: begin

delay_time_next = 'd0;

bit_counter_next = 'd0; //send bit counter

counter_number_next = 'd0; //send data counter

read_data_reg = 'd0;

write_idle = 1'b1;

i2c_sda_reg = 1'b1; //if no data transfer ,i2c data is 1

if(start)

state_next = ready_state;

end

在这个状态下，SCL和SDA都为高电平。

第二个ready_state：准备状态，这里其实就是产生开始信号。即SCL保持高，SDA拉低。产生一个开始信号，开始进行IIC通

信。

+ 查看代码

ready_state: begin

i2c_sda_reg = 1'b0; //ic2 data pull down.mean begin to transfer data

if(delay_time >= 99) //delay 2us, meeting i2c data setup and hole timing

begin

delay_time_next = 'd0;

state_next = send_device_address_state;

end

else

delay_time_next = delay_time + 1'b1;

end

第三个状态send_device_address_state：发送器件地址状态，在这个状态中，FPGA将器件地址和RW组成的8-bits数据发送

给AT24C02。

+ 查看代码

//send first byte. including device address and r/w enable

send_device_address_state: begin

if(delay_time == 16) //delay 320ns ,let i2c data meet setup and hold time

剩余15页未读，继续阅读

评论收藏

内容反馈

weixin_38616505

粉丝: 10

FPGA之IIC知识

最新资源

FPGA之IIC知识

基于FPGA的IIC总线控制器设计.pdf

FPGA实现IIC通信

FPGA的IIC协议

FPGA实现IIC的控制

基于FPGA的协议IIC（verilog）

IIC总线的FPGA实现

verilog编程fpga通过IIC读取mpu6050数据

fpga iic程序 verliog

FPGA常用通信总线IIC Verilog代码

基于FPGA的IIC接口驱动设计.pdf

FPGA IIC程序

FPGA实现IIC通信.zip

FPGA的IIC实现代码，verlilog版的

FPGA IIC通信代码

Actel FPGA IIC 代码

FPGA iic的程序与工程，基于vivado实现，包括完整的代码+工程，可以直接运行

基于FPGA的OLED微显示器的IIC控制模块设计

IIC 大概的介绍

基于FPGA的IIC协议实现工程源码

DE2_TV.zip_FPGA IIC 配置_IIC FPGA_de2-70 IIC_fpga控制iic

FPGA读写IIC驱动源码，源码包含iic驱动，testbench以及eeprom模型 该代码已经下板验证通过

基于FPGA的IIC接口驱动设计

基于FPGA的iic主从机驱动实现 Verilog实现iic slave和iic master 顶层模块实现master对sla

ICC_.zip_FPGA iic读取_FPGA实现lpc读写_at24c02_icc读写AT24C02

iic_iic协议_fpgaiic_FPGA模拟IIC_总线信号仿真_

i2c.rar_IIC FPGA_fpga调试iic_iic verilog_iic调试_verilog iic

模拟IIC精简的知识

IIC FPGA程序VHDL语言

基于FPGA的IIC读取LM74A

java面试题

奥比中光相机基于opencv进行Eye_to_hand手眼标定

最新资源

FPGA读写IIC驱动源码，源码包含iic驱动，testbench以及eeprom模型该代码已经下板验证通过