STM32 OTG IP介绍（上）OTG_FS_HS模块.pdf

### STM32 OTG IP介绍（上）OTG_FS_HS模块 #### 一、概述 本文档旨在深入探讨STM32微控制器中的On-The-Go (OTG)接口功能，特别是针对OTG_FS和OTG_HS两个模块进行详细介绍。STM32 OTG IP允许微控制器在不同的USB操作模式之间切换，例如作为主机、设备或OTG设备，并支持高速(HS)和全速(FS)数据传输。这使得STM32能够在不同的应用场景中灵活地适应各种USB连接需求。 #### 二、OTG_FS与OTG_HS模块对比 ##### 1. 协议支持 - **OTG_FS**：支持USB2.0协议和OTG1.3协议，具备HNP(Host Negotiation Protocol)和SRP(Suspension Resume Protocol)支持。 - **OTG_HS**：同样支持USB2.0协议和OTG1.3协议，并且也支持HNP和SRP。 ##### 2. 运行条件 - **OTG_FS**：AHB主频至少需要达到14.2MHz。 - **OTG_HS**：AHB主频至少需要达到30MHz。 ##### 3. FIFO配置 - **OTG_FS**：使用1.25KB专用RAM的FIFO。 - **OTG_HS**：使用4KB专用RAM的FIFO。 ##### 4. 通信能力 - **OTG_FS**：可以使用内部FSPHY进行FS通信。 - **OTG_HS**：具有ULIP接口，可以通过该接口与外部HSPHY进行HS通信。 ##### 5. 主机/设备特性 - **主机特性**： - **OTG_FS**：需要外接电源芯片为所连的USB设备供电，可作为FS、LS主机，拥有2个请求队列（周期性和非周期性），8个主机通道以及专用TXFIFO。 - **OTG_HS**：同样需要外接电源芯片，但可作为HS、FS、LS主机，拥有更多的请求队列（周期性和非周期性）以及主机通道，同时还具备更多的TXFIFO。 - **设备特性**： - **OTG_FS**：可作为FS设备，支持4个双向端点（包含端点0），并拥有4个独立的TXFIFO。 - **OTG_HS**：可作为HS、FS设备，支持6个双向端点（包含端点0），并拥有6个独立的TXFIFO。 #### 三、OTG_FS功能框图详解 STM32 OTG_FS模块的核心架构设计如下： - **时钟源**：从RCC模块接收48MHz±0.25%精度的时钟，这是配置全速OTG核心模块的前提条件。 - **AHB总线访问**：CPU通过AHB总线访问核心模块的寄存器。 - **USB中断事件处理**：通过单独的一条“OTG中断线”连接到NVIC进行中断事件处理。 - **数据传输机制**： - **数据发送**：CPU往“pushregister”写操作，数据自动写入数据发送FIFO。 - 设备模式下，每个IN端点都有各自的“pushregister”。 - 主机模式下，每个OUT通道都有各自的“pushregister”。 - **数据接收**：CPU从“popregister”读操作，数据自动从共享RX-FIFO中读出。 - 设备模式下，每个OUT端点都有各自的“popregister”。 - 主机模式下，每个IN通道都有各自的“popregister”。 #### 四、FIFO读写机制 FIFO读写操作是通过访问特定地址区域来实现的，这些地址区域与端点/通道方向相关联，从而确定是对FIFO执行读操作还是写操作。例如： - IN端点对应的是发送FIFO，只能执行push操作。 - OUT端点对应的是接收FIFO，只能执行pop操作。 #### 五、全速OTG PHY组件 全速OTG PHY组件主要包括以下部分： - **FS/LS收发模块**：用于实现主机或设备模式下的FS/LS通信。 - **ID线上集成上拉电阻**：用于在识别A/B设备时采样ID信号线电平。 - **D+/D-线上集成上拉和下拉电阻**： - 在设备角色下，当检测到Vbus有效电平时，使能D+上的上拉电阻。 - 在主机角色下，使能D+/D-上的下拉电阻。 - 上下拉电阻可以在HNP协议下根据设备当前角色动态使能或关闭。 - **带上下拉电阻的ECN电路**：用于增强通信稳定性。 - **带滞回的Vbus检测比较器**：用于检测Vbus的有效电压门限、A-B会话有效性等。 STM32 OTG IP提供了强大的USB连接能力，支持高速和全速通信，具备灵活的主机/设备模式切换能力，以及丰富的FIFO配置选项，适用于广泛的应用场景。