EDA_VHDL_数据采集电路和简易存储示波器设计.pdf

"EDA_VHDL_数据采集电路和简易存储示波器设计" 本实验主要涉及到数据采集电路和简易存储示波器设计，通过使用FPGA来控制A/D转换和存储模拟信号，实现对模拟信号的采样和存储。实验中涉及到多种技术，包括VHDL语言、FPGA设计、A/D转换、存储器设计等。 实验目的： 1. 掌握LPM RAM模块的VHDL元件定制、调用和使用方法。 2. 熟悉A/D和D/A与FPGA接口电路设计。 3. 了解HDL文本描述与原理图混合设计方法。 实验原理： 本设计项目是利用FPGA直接控制0809对模拟信号进行采样，然后将转换好的8位二进制数据迅速存储到存储器中，在完成对模拟信号一个或数个周期的采样后，由外部电路系统（如单片机）将存储器中的采样数据读出处理。 采样存储器可以有多种方式实现： 1. 外部随机存储器RAM。其优点是存储量大，缺点是需要外接芯片，且常用的RAM读写速度较低；与FPGA间的连接线过长；特别是在存储数据时需要对地址进行加1操作，进一步影响数据写入速度。 2. FPGA内部EAB/ESB等。在Altera的大部分FPGA器件中都含有类似于EAB的模块。 3. 由EAB等模块构成高速FIFO。FIFO比较适合于用作A/D采样数据高速存储。 实验内容： 1. 设计A/D采样电路系统，包括控制0809的采样状态机、CNT10B计数器、RAM8B存储器等。 2. 仿真设计电路图，检查设计结果，优化设计，排除START信号的毛刺。 3. 完成设计和仿真后锁定引脚，进行硬件测试。 4. 程序中设置ADDA <= '0'，模拟信号将由AIN0进入，即AIN0的输入信号来自外部信号源的模拟连续信号。 实验中涉及到多种技术，包括VHDL语言、FPGA设计、A/D转换、存储器设计等。通过本实验，可以熟悉FPGA设计、A/D转换和存储器设计等技术，并掌握LPM RAM模块的VHDL元件定制、调用和使用方法。 "EDA_VHDL_数据采集电路和简易存储示波器设计"