altera中的jic文件制作(sof+elf).doc

在Altera FPGA（现场可编程门阵列）的开发过程中，`JIC`（JTAG Image Configuration）文件是一个重要的组成部分，它用于通过JTAG（Joint Test Action Group）接口对FPGA进行配置。JIC文件是将`SOF`（Serialized Object File）和`ELF`（Executable and Linkable Format）文件合成为一体的烧录文件，适用于Altera的嵌入式处理器系统，如Nios II。 我们需要理解`SOF`文件。`SOF`是Quartus II软件生成的一种二进制文件格式，它包含了FPGA逻辑设计的配置数据。当您完成一个Altera FPGA的设计并优化后，Quartus II会生成这个文件，用于编程FPGA的配置存储器，使FPGA实现预设的功能。 接下来是`ELF`文件，它是在Nios II软件开发环境中产生的。`ELF`文件是一种标准的可执行和可链接格式，包含CPU执行的指令和数据，通常用于嵌入式系统的固件。在Nios II环境下，我们可以编写C/C++代码，编译成`.elf`格式，然后通过`elf2flash`工具将其转换为`.hex`文件，这一步骤是为了适应FPGA内部的非易失性存储器，如EPCS（Erasable Programmable Configurable Serial）串行存储器。 `elf2flash`命令的示例如下： ``` elf2flash --epcs --input=epl.elf --output=epl.flash --verbose nios2-elf-objcopy -I srec -O ihex epl.flash epl.hex –v ``` 这将把`.elf`文件转换为`.hex`文件，便于在FPGA内部的EPCS设备上存储和运行。 EPCS是Altera提供的一种配置和引导加载程序存储解决方案。它是一个串行配置设备，通过Avalon接口与Nios II处理器系统相连。EPCS包含片上内存，可以存储启动加载程序，使得Nios II系统能够在上电时自动加载并执行程序。 EPCS引脚定义如下： - DCLK：时钟信号，用于控制数据传输。 - ADSI：数据输入信号。 - DATA：数据输出信号。 - nCSS：串行配置选择输入，低电平有效，用于启用配置操作。 而SPI（Serial Peripheral Interface）引脚定义则用于其他类型的串行通信，例如与SPI闪存交互： - TMS：测试模式选择输入，在JTAG协议中用于切换不同的测试状态。 - TCK：测试时钟输入，是JTAG协议的时钟信号。 - TDI：测试数据输入，向设备发送数据。 - TDO：测试数据输出，从设备接收数据。 制作`JIC`文件的步骤是： 1. 使用Quartus II生成`SOF`文件。 2. 在Nios II软件开发环境中编译源代码，生成`ELF`文件，并转换为`HEX`文件。 3. 在Quartus II中，通过“File”菜单的“Convert Programming Files”选项，将`SOF`和`HEX`文件合并为`JIC`文件。确保输入文件的顺序正确，通常`SOF`文件在前，`HEX`文件在后。 生成的`JIC`文件可以通过JTAG接口被加载到FPGA中，同时配置逻辑电路和执行Nios II处理器的引导程序。这样，Altera FPGA不仅能够实现硬件逻辑功能，还能执行用户自定义的嵌入式软件。