spiflashverilogsimulationmodel仿真模型_flash仿真模型资源-CSDN下载

共2个文件

tar：1个

pdf：1个

spi

flash

verilog

simulation

model

5星 · 超过95%的资源需积分: 50 59 浏览量 2012-12-24 10:28:36 上传评论 27 收藏 2.11MB RAR 举报

SPI Flash是一种常见的非易失性存储器，常用于嵌入式系统中，作为微控制器（MCU）的数据存储。在本资源包中，重点是针对Numonyx N25Q128系列的SPI Flash的Verilog仿真模型，这对于硬件设计者和验证工程师来说非常有价值。N25Q128是一款128兆位（16MB）的串行外围接口（SPI）闪存，支持3伏特操作，并具有引导扇区功能。 `N25Q_128_3_Volt_with_boot_sector.pdf`是该SPI Flash的 datasheet，这是了解设备电气特性、操作模式、命令集和功能的重要文档。 datasheet通常会包含以下关键信息： 1. **电气特性**：电压范围、I/O引脚的电平标准、最大电流消耗等。 2. **组织结构**：芯片的存储区域划分，如用户区、配置区等。 3. **操作模式**：如读取、写入、擦除速度，支持的SPI时钟频率等。 4. **命令集**：所有可执行的操作，如读ID、读状态寄存器、读/写数据、擦除块等。 5. **引导扇区**：这部分介绍了特殊功能，如在上电时自动加载的代码区域。 `N25Q128A13B_v17.tar`是一个包含Verilog仿真模型的文件，可能包括以下内容： 1. **SPI Flash模块**：这是一个Verilog代码实现，模拟了N25Q128的逻辑行为。设计者可以利用这个模型来测试他们的SPI接口设计，确保其正确处理各种命令和数据传输。 2. **仿真用例**：这些是验证SPI Flash模型的特定场景，包括各种读写操作、擦除操作和错误处理情况。 3. **仿真脚本**：可能包括ModelSim或NCsim的设置脚本，帮助用户快速设置仿真环境，进行功能和性能验证。对于使用Verilog仿真模型，你需要理解以下概念： 1. **Verilog语言基础**：包括结构化设计、并行执行、时序逻辑等。 2. **模块化设计**：SPI Flash模型可能由多个子模块组成，如SPI控制器、内部状态机、地址解码器等。 3. **激励生成器**：用于模拟外部SPI主机的行为，向SPI Flash模型发送命令和数据。 4. **覆盖率分析**：确保仿真覆盖了所有可能的操作和异常情况。 5. **仿真工具使用**：如何在ModelSim或NCsim中编译、仿真和调试Verilog代码。在进行Verilog仿真时，你需要按照以下步骤进行： 1. **编译模型**：将Verilog代码导入仿真工具，并编译整个设计。 2. **设定初始化条件**：根据需要设置初始的内部状态和外部接口状态。 3. **运行仿真**：通过仿真脚本启动仿真，指定仿真时间和激励。 4. **观察结果**：检查波形视图，确认预期的行为是否发生。 5. **调试和优化**：如果发现错误或不符合预期的行为，对模型进行调试并修改。通过这样的仿真过程，设计师可以确保他们的SPI接口设计在实际硬件上能够正确工作，避免了物理原型制作中的反复迭代，节省时间和成本。这个资源包提供了全面的工具，帮助你理解和验证与Numonyx N25Q128 SPI Flash交互的系统设计。

资源推荐

资源详情

资源评论

收起资源包目录

spi_flash仿真模型.rar （2个子文件）

N25Q128A13B_v17.tar 360KB

N25Q_128_3_Volt_with_boot_sector.pdf 5.88MB

Micron Technology, Inc., reserves the right to change products or specifications without notice.

May 2011 Rev 7 1/183

N25Q128

128-Mbit 3 V, multiple I/O, 4-Kbyte subsector erase on boot sectors,

XiP enabled, serial flash memory with 108 MHz SPI bus interface

Features



SPI-compatible serial bus interface



108 MHz (maximum) clock frequency



2.7 V to 3.6 V single supply voltage



Supports legacy SPI protocol and new Quad

I/O or Dual I/O SPI protocol



Quad/Dual I/O instructions resulting in an

equivalent clock frequency up to 432 MHz:



XIP mode for all three protocols

– Configurable via volatile or non-volatile

registers:

enables XiP mode directly after

power on



Program/Erase suspend instructions



Continuous read (entire memory) via single

instruction:

– Fast Read

– Quad or Dual Output Fast Read

– Quad or Dual I/O Fast Read



Flexible to fit application:

– Configurable number of dummy cycles

– Output buffer configurable

– Fast POR instruction: decrease power-on

time

– Reset function (upon customer request)



64-byte user-lockable, one-time programmable

(OTP) area



Erase capability

– Subsector (4-Kbyte) granularity in the 8

boot sectors (bottom or top parts)

– Sector (64-Kbyte) granularity



Write protections

– Software write protection applicable to

every 64-Kbyte sector (volatile lock bit)

– Hardware write protection: protected area

size defined by non-volatile bits (BP0, BP1,

BP2, BP3 and TB bit)

– Additional smart protections available upon

customer request



Electronic signature

– JEDEC standard two-byte signature

(BA18h)

– Additional 2 Extended Device ID (EDID)

bytes to identify device factory options

– Unique ID code (UID) with 14 bytes read-

only, available upon customer request



More than 100,000 program/erase cycles per

sector



More than 20 years data retention



Packages (all packages RoHS compliant)

– F8 = VDFPN8 8 x 6 mm (MLP8)

– 12 = TBGA24 6 x 8 mm

– F6 = VDFPN8 6 x 5 mm (MLP)

– SF = SO16 (300 mils body width)

– SE = SO8W (SO8 208 mils body width)

Contents N25Q128 - 3 V

2/183

Micron Technology, Inc., reserves the right to change products or specifications without notice.

Contents

1 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

2 Signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

2.1 Serial data output (DQ1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

2.2 Serial data input (DQ0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

2.3 Serial Clock (C) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

2.4 Chip Select (S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

2.5 Hold (HOLD) or Reset (Reset) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

2.6 Write protect/enhanced program supply voltage (W

/VPP), DQ2 . . . . . . . 18

2.7 V

supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

2.8 V

ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

3 SPI Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

4 SPI Protocols . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

4.1 Extended SPI protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

4.2 Dual I/O SPI (DIO-SPI) protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

4.3 Quad SPI (QIO-SPI) protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

5 Operating features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

5.1 Extended SPI Protocol Operating features . . . . . . . . . . . . . . . . . . . . . . . 23

5.1.1 Read Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

5.1.2 Page programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

5.1.3 Dual input fast program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

5.1.4 Dual Input Extended Fast Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

5.1.5 Quad Input Fast Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

5.1.6 Quad Input Extended Fast Program . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

5.1.7 Subsector erase, sector erase and bulk erase . . . . . . . . . . . . . . . . . . . 24

5.1.8 Polling during a write, program or erase cycle . . . . . . . . . . . . . . . . . . . . 24

5.1.9 Active power and standby power modes . . . . . . . . . . . . . . . . . . . . . . . . 25

5.1.10 Hold (or Reset) condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

5.2 Dual SPI (DIO-SPI) Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

5.2.1 Multiple Read Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

N25Q128 - 3 V Contents

3/183

Micron Technology, Inc., reserves the right to change products or specifications without notice.

5.2.2 Dual Command Fast reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

5.2.3 Page programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

5.2.4 Subsector Erase, Sector Erase and Bulk Erase . . . . . . . . . . . . . . . . . . 28

5.2.5 Polling during a Write, Program or Erase cycle . . . . . . . . . . . . . . . . . . . 28

5.2.6 Read and Modify registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

5.2.7 Active Power and Standby Power modes . . . . . . . . . . . . . . . . . . . . . . . 28

5.2.8 HOLD (or Reset) condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

5.3 Quad SPI (QIO-SPI)Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

5.3.1 Multiple Read Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

5.3.2 Quad Command Fast reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

5.3.3 QUAD Command Page programming . . . . . . . . . . . . . . . . . . . . . . . . . . 29

5.3.4 Subsector Erase, Sector Erase and Bulk Erase . . . . . . . . . . . . . . . . . . 30

5.3.5 Polling during a Write, Program or Erase cycle . . . . . . . . . . . . . . . . . . . 30

5.3.6 Read and Modify registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

5.3.7 Active Power and Standby Power modes . . . . . . . . . . . . . . . . . . . . . . . 31

5.3.8 HOLD (or Reset) condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

5.3.9 VPP pin Enhanced Supply Voltage feature . . . . . . . . . . . . . . . . . . . . . . 31

6 Volatile and Non Volatile Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

6.1 Legacy SPI Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

6.1.1 WIP bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

6.1.2 WEL bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

6.1.3 BP3, BP2, BP1, BP0 bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

6.1.4 TB bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

6.1.5 SRWD bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

6.2 Non Volatile Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

6.2.1 Dummy clock cycles NV configuration bits (NVCR bits from 15 to 12) . 37

6.2.2 XIP NV configuration bits (NVCR bits from 11 to 9) . . . . . . . . . . . . . . . . 38

6.2.3 Output Driver Strength NV configuration bits (NVCR bits from 8 to 6) . . 38

6.2.4 Fast POR NV configuration bit (NVCR bit 5) . . . . . . . . . . . . . . . . . . . . . 38

6.2.5 Hold (Reset) disable NV configuration bit (NVCR bit 4) . . . . . . . . . . . . 38

6.2.6 Quad Input NV configuration bit (NVCR bit 3) . . . . . . . . . . . . . . . . . . . . 39

6.2.7 Dual Input NV configuration bit (NVCR bit 2) . . . . . . . . . . . . . . . . . . . . . 39

6.3 Volatile Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

6.3.1 Dummy clock cycle: VCR bits 7 to 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

6.3.2 XIP Volatile Configuration bits (VCR bit 3) . . . . . . . . . . . . . . . . . . . . . . . 42

6.4 Volatile Enhanced Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . 42

Contents N25Q128 - 3 V

4/183

Micron Technology, Inc., reserves the right to change products or specifications without notice.

6.4.1 Quad Input Command VECR<7> . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

6.4.2 Dual Input Command VECR<6> . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

6.4.3 Reset/Hold disable VECR<4> . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

6.4.4 Accelerator pin enable: QIO-SPI protocol / QIFP/QIEFP VECR<3> . . . 44

6.4.5 Output Driver Strength VECR<2:0> . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

6.5 Flag Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

6.5.1 P/E Controller Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

6.5.2 Erase Suspend Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

6.5.3 Erase Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

6.5.4 Program Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

6.5.5 VPP Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

6.5.6 Program Suspend Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

6.5.7 Protection Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

7 Protection modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

7.1 SPI Protocol-related protections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

7.2 Specific hardware and software protection . . . . . . . . . . . . . . . . . . . . . . . . 49

8 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

9 Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

9.1 Extended SPI Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

9.1.1 Read Identification (RDID) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

9.1.2 Read Data Bytes (READ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

9.1.3 Read Data Bytes at Higher Speed (FAST_READ) . . . . . . . . . . . . . . . . 82

9.1.4 Dual Output Fast Read (DOFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

9.1.5 Dual I/O Fast Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

9.1.6 Quad Output Fast Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

9.1.7 Quad I/O Fast Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

9.1.8 Read OTP (ROTP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

9.1.9 Write Enable (WREN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

9.1.10 Write Disable (WRDI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

9.1.11 Page Program (PP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

9.1.12 Dual Input Fast Program (DIFP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

9.1.13 Dual Input Extended Fast Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

9.1.14 Quad Input Fast Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

9.1.15 Quad Input Extended Fast Program . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

N25Q128 - 3 V Contents

5/183

Micron Technology, Inc., reserves the right to change products or specifications without notice.

9.1.16 Program OTP instruction (POTP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

9.1.17 Subsector Erase (SSE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

9.1.18 Sector Erase (SE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

9.1.19 Bulk Erase (BE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

9.1.20 Program/Erase Suspend . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

9.1.21 Program/Erase Resume . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

9.1.22 Read Status Register (RDSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

9.1.23 Write status register (WRSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

9.1.24 Read Lock Register (RDLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

9.1.25 Write to Lock Register (WRLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

9.1.26 Read Flag Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

9.1.27 Clear Flag Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

9.1.28 Read NV Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

9.1.29 Write NV Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

9.1.30 Read Volatile Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . 109

9.1.31 Write Volatile Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . 110

9.1.32 Read Volatile Enhanced Configuration Register . . . . . . . . . . . . . . . . . 111

9.1.33 Write Volatile Enhanced Configuration Register . . . . . . . . . . . . . . . . . 111

9.2 DIO-SPI Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .112

9.2.1 Multiple I/O Read Identification protocol . . . . . . . . . . . . . . . . . . . . . . . 114

9.2.2 Dual Command Fast Read (DCFR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

9.2.3 Read OTP (ROTP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

9.2.4 Write Enable (WREN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

9.2.5 Write Disable (WRDI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

9.2.6 Dual Command Page Program (DCPP) . . . . . . . . . . . . . . . . . . . . . . . 117

9.2.7 Program OTP instruction (POTP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

9.2.8 Subsector Erase (SSE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

9.2.9 Sector Erase (SE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

9.2.10 Bulk Erase (BE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

9.2.11 Program/Erase Suspend . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

9.2.12 Program/Erase Resume . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

9.2.13 Read Status Register (RDSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123

9.2.14 Write status register (WRSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123

9.2.15 Read Lock Register (RDLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

9.2.16 Write to Lock Register (WRLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

9.2.17 Read Flag Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

9.2.18 Clear Flag Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

评论收藏

内容反馈

zzg207

2018-10-25

TB写的很专业，好好学习一下
you2quan

2013-12-26

不错的但是也可以从官网下载的
xiaomao__111

2015-12-27

资料还不错，但是缺少好像缺少说明文档，对我这种小白来说不知道该怎么用
小舟此逝

2014-05-13

非常不错，帮了大忙
wenshikui

2018-12-13

TB写的很专业，好好学习一下

前往

页

zhanghengi

粉丝: 0

spi flash verilog simulation model仿真模型

最新资源

spi flash verilog simulation model仿真模型

FLASH页编程（page program）时序verilog代码及仿真工程文件

镁光nandflash停产芯片替换方案

flashZ.rar_FPGA实现SPI读写_flash_m25p16 verilog_m25p16读写fpga_teethfh

verilog_AD9945_TCD1209

eMMC Verilog仿真模型

镁光Micron N25Q系列flash驱动官方样例代码

nand flash仿真模型

w25q128 官方verilog仿真模型，有助于开发QSPI外设IP，用于QSPI_SPI外设的仿真和调试。.zip

SPI FLASH 仿真模型

GD25LQ40_verilog.rar_flash仿真模型_spi flash model_spi flash 模型_spi

norflash-model.zip_norflash_norflash verilog_simulation_model_ve

norflash存储S29gl128p和S29gl256p的verilog、vhdl仿真模型

micron美光4GB NAND Flash verilog仿真模型.rar

ad9767_sin_wave-PSget_FPGAverilog_ADC9767_wave_ZYNQ7000_zynq_

flash.zip_SPI Flash verilog_flash_flash模型

AZSR143-1AE-12D

eMMC仿真模型Verilog

w25q128 verilog仿真模型

FPGA 读写SPI FLASH的Verilog逻辑源码Quartus工程文件+文档说明.zip

SD 卡 verilog仿真模型

new.zip_SPI FLASH verilog_SPI、verilog_Verilog spi flash_Verilog

QSPI_FLASH_MODEL.zip

三星经典nand flash verilog模型

W25Q80NE verilog Model

基于verilog代码实现四线制spi接口设计及仿真工程.zip

fpga控制spi flash,fpga控制spiflashm25p64,Verilog

Verilog写的控制flash

N25Q128_datasheet.pdf

SD卡控制器verilog.rar_SD卡 verilog_sd卡 仿真模型_sd卡verilog模型_sd卡仿真模型_veri

为租户下的虚机提供IPv6 DNS服务(by quqi99)

5G核心网络：连接新时代的技术革新

最新资源

SD卡控制器verilog.rar_SD卡 verilog_sd卡仿真模型_sd卡verilog模型_sd卡仿真模型_veri