Clase 3 - 2019 - Sincronizadores y Dominios de Reloj.pdf
- 1. Sincronizadores de Reloj Por: Carlos A. Fajardo [email protected]
- 2. Dominios de reloj • Aunque siempre se busca un diseño completamente síncrono, no siempre es posible. • Cuando existen diferentes señales de reloj en el sistema, esto segmenta el diseño creando los dominios de reloj. Circuito 2 Clk2 Circuito 1 Clk1
- 3. ¿Qué inconvenientes traen los dominios de reloj? • ¿Qué situaciones pueden ser críticas debido a la existencia de dominios de reloj? Circuito 2 Clk2 Circuito 1 Clk1
- 4. ¿Qué inconvenientes traen los dominios de reloj? • Si ambos circuitos trabajan independientemente y no intercambian datos entonces NO hay ningún problema Circuito 2 Clk2 Circuito 1 Clk1
- 5. ¿Qué inconvenientes traen los dominios de reloj? • Pero si no es así… el principal problema es…? Circuito 2 Clk2 Circuito 1 Clk1
- 6. ¿Qué inconvenientes traen los dominios de reloj? • Pero si no es así… el principal problema es…? METAESTABILIDAD Circuito 2 Clk2 Circuito 1 Clk1
- 7. Circuitos Sincronizadores • Es necesario entonces añadir circuitos sincronizadores entre los dos circuitos que garanticen que no haya metaestabilidad en ninguno de los dominios. Circuito 2 Clk2 Circuito 1 Clk1 Sincr.
- 8. Sincronizador de señales asíncronas de un bit. • Si debemos sincronizar un bit. • Circuito m ¿cuál circuito de sincronización empleamos Circuito 2 Clk2 D Q FF D Q FF
- 9. Sincronizador de señales asíncronas de un bit. • ¿Qué pasa cuando el pulso de activación de la señal asíncrona es muy angosto comparado con el periodo de la señal de reloj? ¿Cómo debemos modificar el circuito? Circuito 2 Clk2 D Q FF D Q FF
- 10. Sincronizador de señales asíncronas de un bit. • ¿Qué tal este circuito? ¿Qué opinan? Circuito 2 Clk2 D Q FF D Q FF D Q FF VCC Q1 Q2 Sync Dato_in
- 11. Sincronizar varios bits – Protocolo Handshake Sistemas Digitales Profesor: Carlos Fajardo 11
- 12. Laboratorio Sistemas Digitales Profesor: Carlos Fajardo 12 Circuito 2 Memoria2 Circuito 1 Memoria1 Hand- Shake. Clk1 Clk2
- 13. Laboratorio • Prueba 1: Clk1>>Clk2 (10 veces) Sistemas Digitales Profesor: Carlos Fajardo 13 Circuito 2 Memoria2 Circuito 1 Memoria1 Hand- Shake. Clk1 Clk2
- 14. Laboratorio • Prueba 1: Clk1<<Clk2 (10 veces) Sistemas Digitales Profesor: Carlos Fajardo 14 Circuito 2 Memoria2 Circuito 1 Memoria1 Hand- Shake. Clk1 Clk2
- 15. Bibliografía • Crews, M., & Yuenyongsgool, Y. (2003). Practical design for transferring signals between clock domains. Philips Semiconductors. Edn, 48(4), 65-71. Sistemas Digitales Profesor: Carlos Fajardo 15
- 16. Proyecto del curso • Volder, J. E. (1959). The CORDIC trigonometric computing technique. IRE Transactions on electronic computers, (3), 330-334. Sistemas Digitales Profesor: Carlos Fajardo 16
- 17. Proyecto del curso Sistemas Digitales Profesor: Carlos Fajardo 17