Descargar para leer sin conexión
Subido porFacultad de Informática UCM
Tendencias en el diseño de procesadores con arquitectura Arm
El documento explora la evolución de los procesadores con arquitectura ARM, destacando avances en microarquitectura y tecnología de fabricación, desde el Intel 4004 hasta el Apple M1. Se enfatiza la importancia de ARM en el diseño de procesadores, particularmente en aplicaciones de inteligencia artificial, computación en la nube y automóviles autónomos, así como la introducción de nuevas extensiones de seguridad. La arquitectura ARM es clave para la eficiencia energética y el rendimiento en una variedad de dispositivos y sistemas, incluyendo supercomputadores y soluciones automotrices.
Más contenido relacionado
La actualidad más candente
Similar a Tendencias en el diseño de procesadores con arquitectura Arm
Tendencias en el diseño de procesadores con arquitectura Arm
- 1. Tendencias en el Diseñode Procesadores con Arquitectura ARM Javier Diaz Bruguera Senior Principal Microarchitect, Contractor Arm Cambridge, UK UCM, Noviembre 2022
- 2. ¡El Procesador hacumplido 50 años! “Microprocessors are getting into everything. We won’t be able to pick up a single piece of equipment in the near future, except maybe a broom that hasn’t got a microprocessor in it.” Arthur Clarke, 1979 Electronics News Weekly, Noviembre 1971
- 3. Una evolución vertiginosa •Posible debido a los avances en • Arquitectura • Microarquitectura • Tecnología • Fabricación de CIs Intel 4004 (1971) Apple M1 (2022) Frecuencia 750 KHz 3.3 GHz Transistores 2.250 16.000 millones Tecnología 10 𝜇m 5 nm Area 12 mm2 120 mm2 Datos 4 bits 64 bits • Límite en la frecuencia (GHz) debido a la enorme cantidad de calor que se genera en el procesador y al consumo de potencia
- 4. Los procesadores hancambiado Bus de 4 bits multiplexado direcciones de 12 bits datos de 4 bits instrucciones de 8 bits Chip del Intel 4004 de National Semiconductor
- 5. Los procesadores hancambiado Bus de 4 bits multiplexado direcciones de 12 bits datos de 4 bits instrucciones de 8 bits Chip del Intel 4004 de National Semiconductor El número de pines de I/O es > 1000 Sistemas heterogéneos en un chip (SoC)
- 6.
- 7. • Imagen abstractadel sistema como sería visto por un programador en lenguaje ensamblador • Es muy difícil introducir cambios rompedores en la arquitectura de un procesador • Se debe mantener la compatibilidad con versiones anteriores de la arquitectura • Las arquitecturas suelen evolucionar de forma suave • Transición de 32 a 64 bits • Extensiones vectoriales • Protección y seguridad • … La arquitectura del procesador
- 8. • Implementación deuna arquitectura en un procesador • Una arquitectura dada puede ser implementada con diferentes microarquitecturas • Las implementaciones pueden variar debido a diferentes objetivos de diseño • La microarquitectura ha evolucionado (radicalmente) para mejorar las prestaciones • Evolución posible gracias a los avances tecnológicos y de fabricación de circuitos integrados • Mayor densidad: más transistores en el mismo área de silicio Microarquitectura del procesador
- 9. • Tres modelosde uso diferentes • x86 • Procesadores de Intel y AMD • ARM • Se licencia a los partners para que la implementen en sus procesadores • Qualcomm, Apple, Samsung, MediaTek, NXP, Nvidia, AWS, Google, … • RISC-V • Open source • SiFive, MIPS, Imagination, … Las arquitecturas más destacadas
- 10. • El núcleodel negocio es la venta (licencia) de IPs y los royalties de los chips producidos • Arquitectura: El partner diseña su propio procesador con arquitectura Arm • Microarquitectura: el core ARM se integra en el diseño del partner • Cortex CPU • Neoverse: HPC, Cloud, Infraestructura • Cortex-X, Cortex-A: De aplicaciones para sistemas computacionalmente complejos • Cortex-X: Alto rendimiento • Cortex-A: Eficiencia energética (big, little) • Cortex-M: Procesadores de bajo consumo de potencia para microcontroladores y IOT • Cortex-R: Procesadores de tiempo real para aplicaciones críticas • Flexible Access: acceso ilimitado a un número elevado de IPs, herramientas y formación de Arm para desarrollo de productos Licencias ARM
- 11. Licencias ARM En Octubrede 2021 se alcanzaron los 200.000 millones de chips con tecnología Arm acumulados en 30 años
- 12. Computación cloud-edge-endpoint • Plataformasmuy diferentes • La arquitectura ARM es central en la tecnología
- 13. Computación cloud-edge-endpoint When welook today, I think the trend is that everything is moving to Arm. Cristiano Amon, CEO of Qualcomm, 2022
- 14.
- 15. Armv9: Machine learning,SVE y seguridad • Tres pilares: Inteligencia artificial (Machine Learning), mejoras en extensiones vectoriales, y seguridad
- 16. Armv9: Machine learning(ML) • Las cargas de ML son cada vez más importantes • Cientos de miles de gigabytes de datos se generan cada día con aplicaciones de IA • Electrónica de consumo, salud, logística, fabricación inteligente, automoción, … • Aceleradores de ML, pero algunas tareas de ML se ejecutan en CPU • Instrucciones de multiplicación de matrices 2x2, dot product (8 y 16 bits) • Nuevos formatos de datos: bfloat • En desarrollo • Punto flotante de 8 bits • Nuevas extensions de multiplicación de matrices Sign Exponent Fraction 11 bits 52 bits 64 bits DP Sign Exponent Fraction 8 bits 23 bits 32 bits SP Sign Exponent Fraction 5 bits 10 bits 16 bits HP Sign Exponent Fraction 8 bits 7 bits 16 bits Bfloat Sign Exp Fract 5,4 2,3 8 bits new 8-bit formats
- 17. Armv9: scalable vectorextensions (SVE/SVE2) • Sucesor de NEON • Anunciado en 2016 e implementado por primera vez en Fujitsu A64FX CPU (2018) • La primera version SVE muy orientada a HPC • Menos eficiente que NEON en otras cargas • SVE2 anunciado en 2019 • Se añadieron instrucciones para DSP, vision por computador, criptografía, comunicaciones, etc.
- 18. Scalable vector extensions(SVE/SVE2) • Vectores de longitud variable: de 128 a 2048 bits, en incrementos de 128 bits • Foco en la arquitectura • Independiente de la longitud de vector del hardware • El partner elige la implementación hardware • Vector-length agnostic (VLA) programming model: El programador no necesita saber la longitud del vector • Código de operación único para cada instrucción • Longitud del vector en un registro de la arquitectura • El código solo necesita compilarse una vez • El mismo binario puede ejecutarse en diferentes núcleos, con diferentes SIMD pipelines • Vectores con elementos de 64, 32, 16 y 8 bits
- 19. SVE: vector-length agnostic(VLA) • Predicación por elementos: La operación se hace en elementos individuales bajo control del registro de predicado • Control de lazos con predicación: eliminación de control del lazo • Partición de vectores
- 20. Seguridad: confidential computearchitecture (CCA) • Varias brechas de seguridad en los últimos años (Spectre, Meltdown) • Rediseño de mecanismos de seguridad • Modelo tradicional de seguridad: • Las aplicaciones confían en el SO y el hipervisor • Software con mayores privilegios pueden intervenir en la ejecución de software con menores privilegios • Brecha de seguridad • Arm Confidencial Compute (CCA) • Introduce los “reinos” (realms) • Contenedores seguros de entornos de ejecución • Opacos al SO y el hipervisor • Se crean de forma dinámica • Area de memoria con protección hardware • Aislados del resto del sistema • Los reinos reducen la interferencia de otros elementos del SO • Aplicaciones críticas en seguridad no requieren dispositivos específicos
- 21. Seguridad: memory taggingextension (MTE) • Protección contra la corrupción de la memoria • MTE: añadir un conjunto de bits a grupos de posiciones de memoria para identificarlas como seguras • Address tagging (key): 4 bits en cada puntero • Memory tagging (lock): 4 bits en cada región de 16 bytes de la memoria de aplicaciones • Comparación de key y lock • Las etiquetas de bloques de memoria contiguos son diferentes • Gestionado en hardware: modificación de las instrucciones de load y store • Implementado en la cache
- 22. La microarquitectura de losprocesadores ARM Cortex CPU
- 23. ARM Cortex CPU •Neoverse: HPC, Cloud, Infraestructura • Cortex-X, Cortex-A: De aplicaciones para sistemas computacionalmente complejos • Cortex-X: Alto rendimiento • Cortex-A: Eficiencia energética
- 24. • Procesadores multinúcleo heterogéneos •Combinación de núcleos de diferentes características para mejorar la eficiencia energética • Configuración Arm big.LITTLE • Dos tipos de núcleos en el chip • Big para maximizar rendimiento • Little para reducir el consumo de potencia • Configuracion Tri-cluster Cortex-A y Cortex-X en smartphones y tablets
- 25. Evolución de loscores Cortex-A y Cortex-X Cortex-X Cortex-A Big Cortex-A Little
- 26. • Varios núcleosde diferentes características • Graphics processing Unit (GPU) • Ray-tracing • Neural networks processing unit (DLA) • Otros aceleradores (ISP, 5G, …) Cortex-A, Cortex-X: system-on-chip (SoC)
- 27. Tri-cluster: Cortex-X2, Cortex-A710,Cortex-A510 • Evolución de big.LITTLE • Diferentes puntos en la curva de PPA (power, performance, area) • Cortex-X2: “performance first”, a costa de mayor área y potencia • Cortex-A710: optimizado para eficiencia y performance, PPA balanceado • Cortex-A510: power efficiency • Soporte para aplicaciones de 32 bits solo en el Cortex A710
- 28. • In-order • Microarquitecturamerged core: dos núcleos que comparten L2, FP, NEON/SVE2 • Cada núcleo es un núcleo completo con front-end, integer back-end y L1 • Las cargas de trabajo más frecuentes para este núcleo son de enteros • Mejora en área y rendimiento • 2x64-bit o 2x128-bit pipelines • Menos unidades que en los big cores Cortex-A510: energéticamente eficiente
- 29.
- 30. Comparación del rendimientode CPUs Arm y x86 1 núcleo Multinúcleo
- 31. Edge-cloud computing: ARMNeoverse • Neoverse V: Máximo rendimiento • Neoverse N: rendimiento/W • Neoverse E: Eficiencia • Neoverse V: supercomputadores (HPC) y servidores high-end • Neoverse N: servidores main-stream, DPUs y 5G • Neoverse E: sistemas empotrados
- 32. Edge-cloud computing: clientee infraestructura Cortex-A710 Cortex-X2 Cortex-A715 Cortex-X3 Neoverse E1 Neoverse V2
- 33. HPC con ARMNeoverse: Fujistu Fugaku • A64FX: 1 nodo -> 4 CMGs con • 13 núcleos • 8 MB L2 compartida • Núcleos Neoverse V1 • SVE de 512 bits en cada núcleo • Frecuencia de operación baja para limitar el consumo de potencia (~2.2𝐺𝐻𝑧) • Número 1 en el TOP500: junio 2020 - junio 2022 • 156.976 nodos NUMA A64FX, 52 núcleos por nodo, 7.630.848 núcleos • Tofu NOC: topología de red en forma de torus desarrollado por Fujitsu CMG:
- 34. HPC y cloudcon ARM Neoverse • Otros supercomputadores y cloud con Arm • ETRI • Ampere computing • Nvidia A100 • Google Cloud • Microsoft Azure Cloud • Tencent Cloud • Oracle Cloud • Alibaba Cloud • Sandia National Laboratories • Amazon Web Services (AWS) • SiPearl (European Processor Initiative) • Marvell • …
- 35.
- 36. Procesadores en automoción •Toma de autónoma de decisiones y terminación segura de las tareas • En algunos entornos cualquier fallo o malfunción puede ser una amenaza vital • Vehículos autónomos (AV) y ayudas a la conducción (Advanced Driver – Assistance Systems, ADAS) • Automatización industrial • Se requiere alta potencia computacional • Captura y análisis de grandes cantidades de datos • Numerosos sensores (cámaras, LIDAR, GPS, …) • Respuesta en tiempo real para predecir situaciones y posibilitar una respuesta o reacción • Se necesitan soluciones unificadas • La seguridad demanda redundancia a todos los niveles
- 37. Procesadores en automoción •La industria del automóvil utiliza decenas de ordenadores empotrados en los vehículos • Cambio tecnológico sin parangón en ninguna otra industria • Muy afectada por la carencia de chips y la fragilidad de sus cadenas de suministros • Electrónica y software son esenciales en los vehículos • 100-150 unidades de control electrónico (ECUs) • > 100 millones de líneas de código • 3000 chips de todo tipo • Cerca del 40% del coste es atribuible a electrónica y software (Deloitte) IEEE MIcro DELOITTE TOUCHE TOHMATSU LIMITED • Esfuerzo de integración de sistemas de diferentes OEMs • El test es un reto
- 38. Muchas gracias por vuestraatención