Modelsim 第一个仿真程序 四位加法器

4位全加器

//4位全加器
module a4(sum,cout,a,b,cin);

input [3:0] a,b;
input cin;
output cout;
output [3:0] sum;
assign {
   
   count,sum} = a+b+cin;
endmodule

4位全加器的仿真程序

//4位全加器的仿真程序
`timescale 1ns/1ns 
`include "MyFirstVerilog.v"
module add3_top; ////测试模块的名字
reg[3: