ZYNQ MPSOC GTH aurora8b10b IP的修改与仿真

LEEE@FPGA

于 2025-07-03 17:06:55 发布

阅读量88

点赞数

CC 4.0 BY-SA版权

分类专栏： FPGA高速接口开发文章标签： fpga开发

本文链接：https://blog.csdn.net/baidu_34971492/article/details/149094988

FPGA高速接口开发专栏收录该内容

33 篇文章 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

1

ip设置好后的顶层模块接口：
在这里插入图片描述
根据自己的开发板修改接口如下：

odule gtwizard_ultrascale_0_example_top (

  // Differential reference clock inputs
  input  wire mgtrefclk0_x0y1_p,
  input  wire mgtrefclk0_x0y1_n,

  // Serial data ports for transceiver channel 0
  input  wire ch0_gthrxn_in,
  input  wire ch0_gthrxp_in,
  output wire ch0_gthtxn_out