非隔离BUCK电路PCB设计指南

1.概述

本文目的是为初次接触开关电源PCB设计的工程师们提供一篇内容较为全面的PCB设计指南，帮助设计者抓住开关电源PCB设计的重点部分，即便在布局空间紧凑情况下也能合理地完成PCB布局。

文章将总体分为两部分，分别为功率部分和控制部分PCB设计。其中又涵盖了热设计、叠层设计、接地设计以及布线时的注意事项等等。为设计者提供一些行之有效的设计方法。

控制部分主要说明驱动芯片布局布线注意事项，其余部分如DSP外围电路设计、电源电路设计等请读者自行查阅资料。

2.功率部分PCB设计

2.1 接地设计

按照板上通流大小，PCB上的地可以粗略的分为控制地和功率地。
由于功率地上伴有大的噪声，因此功率地和控制地是必须要分离的，可以根据图2-1的接地方法进行布局。AGND和PGND之间通过0欧电阻连接，保证有相同参考电压。

图2-1.控制地与功率地分离
TI的DSP带有一个“模拟角”，如图2-2所示。器件的所有模拟引脚都集中于这个角上。本文推荐将这个‘角’设置为AGND以进行模\数分离。AGND应当保持安静，具有快速边沿的数字信号不应跨过该区域。该AGND不宜过大，否则增加噪声拾取。当PCB为多层板时，在每一层的相同位置都应设置这样一块AGND。

图2-2 .DSP上的模拟角
2312、2315、2316项目中采用的接地方式如图2-3所示。有关接地设计的内容在第三章控制部分也有介绍。

图2-3.1kW,2kW采用的接地方案

2.2 开关电源功率级布局

2.2.1 叠层设计

叠层设计同样影响开关电源的性能，图2-4（a）和（c）分别为6、4层电源PCB的不良叠层结构。这些结构将小信号夹在大电流功率层和地层之间，增加了功率层和小信号层的电容耦合噪声。
图中图2-4（b）和（d）分别为6、4层电源PCB的良好叠层结构（EMC最佳叠层），地层可有效提供屏蔽。要点是，挨着外侧功率层放一个接地层。四层板中，将功率器件和小信号控制器件分别置与顶层和底层可以进一步隔离功率和控制侧。（并不重要，可以不采取）

图2-4.（a）（c）为不良结构——小信号夹在大电流和GND之间
（b）（d）为较好的叠层结构，地用于屏蔽

2.2.2 功率级布局（重要部分）

图2-5给出一个同步降压转换器的连续电流路径和脉冲电流路径，实线表示连续电流，虚线表脉冲电流（热回路不包括电感）。热回路包括：输入去耦陶瓷电容CHF；上桥MOS；下桥MOS。

图2-5 虚线所示为关键热回路
热回路是整个开关电源系统中di/dt最高的区域，图2-6为两个MOS管上电流波形，其电流变化几乎是突变的。布局不当可能造成整个设计失败。

图2-6. 同步BUCK电路MOS管上电流波形
图2-7（a）给出了高di/dt电流路径中的PCB寄生电感。由于存在寄生电感，因此脉冲电流会在PCB走线和MOS上产生大电压震荡和尖刺。为减小PCB电感，脉冲电流回路布局时要有最小圆周，走线要短而且宽。图2-7（b）为同步buck布局示例。为限制电阻压降和过孔数量，功率元件都放置在电路板的同一面，功率走线也布在同一层。当需要从中取电时，应选择在连续电流路径中取（电容后方）。
用过孔连接大电流回路的PCB层时，使用多个过孔，减少阻抗。
高频去耦电容CHF取值在0.1uF~10uF，X5R或者X7R介质陶瓷电容，因为它有低的ESR和ESL。

图2-7 BUCK电路寄生参数和布局示例
图2-5中CIN为母线电容，我们知道辐射与环路面积相关，母线电容与QT和QB所组成的回路也应该小，以保证良好的EMI性能。但是个人认为，在开关电源中其重要性远不及高频电容回路（母线环路在电驱中很重要），因此在功率级布局时，热回路必须有最优的布局；母线电容回路要求较低，被结构限制的情况下合理布置即可。
开关节点SW电压摆幅有高的dv/dt。这个节点上有很大的EMI高频噪声，为了减小结点和其他敏感走线之间的耦合电容，应当让SW节点的铜箔尽可能小，但是这又会影响散热。对于直流电压节点（比如输入/输出电压和电源地），合理方法是让其铺铜尽可能大。
2.2.3 MOS管的放置
图2-8和图2-9展示了两种典型的MOSFET放置方式。

图2-8

图2-9
2312、2315、2316中的MOSFET均使用并联设计。2312起初使两个MOS共用栅极电阻，如图2-10所示。测试时发现门级震荡很大，系统几乎无法工作。最终改进设计如图2-11所示，每个MOS管单独配置栅极电阻。

图2-10. 使用单个栅极电阻

图2-11. 单独配置栅极电阻
并联MOS设计栅极走线请遵循以下建议：
1）栅极走线不需要精确匹配长度，但是各个栅极走线长度之差应在合理范围
2）栅极电阻放置位置不重要，但是在可能的条件下靠近MOS放置，限制信号在MOS栅极内外耦合的可能性。
图2-12为并联MOS栅极走线示例。

图2-12 并联MOS栅极走线

2.2.4 电感的放置

通过电感的电流并非瞬间变化而是连续的，相对于热回路上的MOS（电流是突变的），变化非常缓慢。
对于小功率的开关电源调节器。电感安装位置其实并不重要。但仍需遵守一些规则。

1）电感下方不得走线。线圈中磁场会影响信号。
2）线圈有电容效应。电感一端连接到高dv/dt的开关节点，通过电容效应会耦合到输出端，因此敏感走线远离线圈。
3）一些工程师不希望电感下PCB有任何铜层，他们会把电感下的铜挖空，即便接地平面也是如此，以免线圈下方接地平面因磁场形成涡流。
但是：
①用于屏蔽的地平面在不中断时效果最佳。
②即便产生涡流，电流也只能局部流动，损耗很小并且几乎不会影响接地平面。③涡流产生的磁场能够和电感产生的磁场抵消。
因此线圈下方的接地平面还是推荐保持完整。
对于大功率的开关电源系统。
如2312、2315、2316这些KW级的开关电源，即便电感电流连续，电感上流过大电流依然会造成很大的di/dt，敏感信号请远离电感放置区域。
总之，线圈上电流不是突变的，di/dt相对较小，放置位置要求相对较低。但是敏感的信号线应远离它。PCB的各个大平面如Vin和GND应绘制成连续的大铜皮，而开关节点铜皮不应过大。

2.2.5 输入、输出电容组放置

输入和输出电容组容量很大，为节省布局空间，一般选用大容量电容并联。但是实际的电容并非理想的，电容容量（或者说尺寸）越大其ESL、ESR值越大，可能造成电容发热。因此推荐在输入和输出电容组添加多个瓷片以作旁路。
输入旁路电容（DS）和输入大电容对控制接地反弹至关重要。输出滤波电容的负端尽可能靠近MOS的源，这有助于减小引起减低反弹的环路电感。大电流环路面积（输入电容——MOS——电感——输出电容）不仅要小，而且电流流动要顺畅、避免尖角和窄小的路径。这样有助于减小寄生电感，消除接地反弹。
输入旁路电容（DS）和输入大电容对控制接地反弹至关重要。输出滤波电容的负端尽可能靠近MOS的源，这有助于减小引起减低反弹的环路电感。用于承载大电流的GND铜皮要连续，如果铜皮不得已分割，确保走线短并且与大电流流动方向平行。

2315的输出伴有很大的噪声，满载时高达10V，其频率和开关频率一致。我原本以为是MOS管DS的震荡耦合到输出端。经过添加吸收电路后，DS波形几乎没有震荡，但是输出端噪声并没有消失；反观2315的DEMO板，DS有很大震荡但输出端并没有出现很严重的噪声。原因猜测如下：
1）2315_DEMO板有连续而完整的地平面
2）输出电容大多采用瓷片电容
3）输出电容正极紧邻电感的电流输出端
图2-13为一个双路并联BUCK布局示例。

图2-13 双路并联BUCK布局示例
除了上述内容外，示例中将两相BUCK的电源输入端分开布置，目的是减小两相的耦合。值得注意的是该示例用一根走线将AGND和功率地连接，因为AGND和PGND可能存在电位差，如此做法是为了更精确的控制输出电压，功率地的连接点靠近输出大电容的负极。

2.3 热设计

2.3.1 散热设计基础

热阻：用表示，单位为°C/W。热阻指热量从IC结传导到空气中遇到的阻力。更具体的用表示，即接到空气的热阻。（结到壳热阻）和（壳到空气热阻）是热阻的其他两种形式。
热阻=100°C/W的意思是器件在1W功耗下表现出100°C温差。对于AD8017AR，为95°C/W，因此1.3W功耗结到空气将产生124°C温差。当环境温度为25°C，结温将为150°C.
对任意功耗P（单位W），均可用以下等式计算有效温差。

其中，为总热阻。
图2-14总结了基本的热关系。

图2-14 基本热关系
为了维持器件工作在一个较低温度，可以考虑减小热阻或者减小功耗。低的结温有利于增加器件寿命。
一般而言，导体的热阻类似电阻，铜最好，其次是铝、钢等。因此铜引脚封装架构有最高的性能。

2.3.2 热设计建议

一般情况下器件主要通过PCB上的铜箔将热量导出。进行热设计时可以遵循以下建议：
1）大量铺铜并且铺铜要连续
2）制造时，增加铜箔厚度
3）使用散热过孔。使用过孔阵列将表层和内层连接，提供低热阻路径，将热量导出。散热过孔使用全连接，如图2-15所示。

图2-15 散热过孔
一般而言，散热过孔孔环面积越大，导热效果越好。但是对于芯片下需要焊接的散热焊盘，其尺寸不能过大，过孔尺寸过大会造成焊料芯吸，造成焊接不良，反而不利于散热。

图2-16 焊料芯吸造成焊接不良
对于散热焊盘，推荐使用孔径为8mil，外径为20mil的过孔。可以通过塞孔或者放置阻焊防止焊料芯吸。
1）塞孔工艺
塞孔可进一步降低过孔热阻。铜塞孔最好，不过成本高。塞孔一般用树脂塞孔。
2）散热焊盘阻焊
原厂封装的散热焊盘一般都为图2-17（a）。即顶层底层都开窗，这种方式无可避免地会出现焊料芯吸。

图2-17（a）
稍好一点的散热焊盘设计方式如图2-17（b）所示。顶层开窗，底层放置阻焊。底层阻焊会阻挡焊料过多流入孔中，但底层的阻焊又会影响散热。

图2-17（b）顶层开窗，底层放置阻焊
更好的散热焊盘设计方式如图2-17（c）所示。顶层放置阻焊，底层开窗。

图2-17（c）顶层放置阻焊，底层开窗
散热焊盘之外的散热过孔设计比较随意，不必担心焊料芯吸。推荐使用间距25~50mil的过孔阵列，散热过孔越多越好，但达到一定数量后散热效果达到瓶颈。过孔数量与热阻的关系如图2-18.

图2-18 散热过孔数量与热阻关系
3）温度敏感器件远离热源。比如三极管。
4）可以降低IC的供电电源。在相同功耗下，IC供电电源越大，发热越大。
5）使用缓冲器降低IC的拉灌电流。
6）允许的情况下使用多层板，六层板散热效果优于双层板。

3.控制部分PCB设计

3.1 叠层设计

本节总结几种常用的6层板叠层设计，并介绍其优劣。
1）电源和地平面紧邻的叠层

图3-1 电源和地平面紧邻的叠层
该种叠层比较适合于高速，但是当走线非常密集时不推荐此种叠层
2）电源和地平面分离的叠层

图3-2 电源和地平面分离的叠层
这种叠层是我们祖传的，适合于走线密集的PCB。每一层都可以走线，不用分出专用的信号层。电源层使用大量铺铜，作用可类似于地平面，吸收电磁干扰。
3）最佳EMC叠层

图3-3 最佳EMC叠层
顶层和底层走功率，关键信号走在内层，两层被GND平面包裹。Layer5选择为地平面，layer3根据走线密度视情况选择为电源层或信号层。

3.2 接地设计

本节将说明为什么要将不同地进行分离，明白了这个道理自然就明白了如何进行接地设计。
PCB板上导线并非理想，存在着阻抗。图3-4显示模拟回路高噪声数字电流如何在模拟电路产生误差的。#22标准导线有20nH/英寸的电感和1m/英寸的电阻。逻辑信号摆率为10mA/mS的瞬态电流流过1英寸的导线将形成200mV的电压。如果模拟和数字回路存在交叠，快速变化的数字边沿会在模拟回路产生干扰。分离模拟和数字地并将二者接与一点可以缓解上述问题。

图3-4 高噪声数字电流在模拟回路产生误差
信号的返回电流总是沿着最短路径返回。当电路板能够进行良好的分区布局时，模拟/数字电路保持在各自区域内，不需要分离接地层。如此分割可提供星型接地，返回电流可局限特定电路部分。这边有了“分区不分地”这一说法。
而电路板无法实现良好布局分割时，则需要分离接地。比如总线电源或某些高噪声数字电路必须置于一些地方。
下图演示了一种较好的控制电路布局。

图3-5 布局示例

3.3 DCDC控制电路布局

控制电路和功率部分（MOS、电感）应保持一定距离（0.5~1英寸），太长会导致门级震荡。控制电路应有一个不同于功率级地的独立信号地（模拟地）。如果IC上有独立信号地（SGND）和PGND引脚，则应当分别布线。下图为功率和控制单点接地的示例。

图3-6 单点接地示例
栅极驱动走线也要处理高di/dt，这可能会产生震荡。这些走线尽可能短并且直接布线，避免使用通孔。若必须使用过孔，则使用多个通孔拼接降低峰值电流密度和寄生电感。大电流走线穿层时，也应使用过孔拼接。栅极信号线宽推荐>20mil。

图3-7 过孔拼接
栅极驱动环路也应保持最小。以UCC27712为例，高边驱动信号HO和高边驱动信号返回路径HS应紧贴并行走线；低边LO和COM同理。

图3-8 UCC27712芯片
最后，可以在板子空闲的GND打上过孔阵列，降低层间阻抗，过孔全连接。

图3-9 板子空闲GND打过孔降低阻抗