声明:本专栏所收集的数字IC笔试题目均来源于互联网,仅供学习交流使用。如有侵犯您的知识产权,请及时与博主联系,博主将会立即删除相关内容。
笔试时间:2021年A/B卷
题目类型:(只列了选择题)
大疆芯片开发岗A卷
文章目录
- 一、单选题 / 多选题
-
- 1.(单选)关于流水线设计的理解,错误的是
- 2.(多选)中断处理过程中,般展要做哪些处理
- 3.(多选)6个烧画的容积分别为7,9,19,20,21和22个单位容积,现在化学家要把蓝色和红色的两种液体分别倒满其中5个烧瓶,留下1个空的烧瓶,同时使这些烧瓶中蓝色液体的总量是红色液体的总量的2倍(两种液体不能混合)。请问:按照上面的条件,哪几个烧杯(用容量区分)应该倒满红色的液体?
- 4.(单选)如下图所示,当CLK1为200MHZ时,约束为set input_ delay -clocks CLK1 -max 3 sig_ a,如果CLK1变为50MHZ,那么需要保证约束的效果不变,此时input delay应该设置为多少?
- 5.(多选)关于DFT (dosgn for tes 的描述错误的是
- 6.(多选)以下关于Latch与Flp Fop特性措述正确的是
- 7.(单选)关于复位,以下说法正确是:
- 8.(单选)这里我们看到的是赫尔曼.贾泽尔,他正驾驶他那引人注目的贾泽尔管式电车穿过细约有100年历史的河流,在水唐上来之前希望他可以穿过那里。当人们把他的电车用船从他在欧立斯康尼的工厂运出来时,大家就造了1个特殊的盒子把它装了起来。这个盒子有14个角、21个边。那么,你能计算出这个盒子有多少个面吗?
- 9.(多选)时序电路可以达到的频率和以下那些条件相关
- 10.(多选)芯片的漏电和下列哪些因素有关?
- 11.(多选)在SOC系统设计中,全连通的总线结构的缺点有哪些
- 12.(单选)正则表达式里可以使用计数符和通用字符集进行提索匹配,这些计数符中,匹配0个或者1个的符号是
- 13.(单选)-个时钟,它的占空比是[40:60],经过个三分频电路之后,他的占空比为
- 14.(单选)在一个AXI总线系统中,一个Master的数据位宽是128bit,最大支持burst4的操作, master相连的总线接口的outstanding的接受能力为1。Slave的访问延迟为8ns,总线频率为500MHz, 请问这个Master的最大理论带宽为?
- 15.(多选)数字系统中,独热(onehot) 码的优点是什么?
- 16.(单选)三个火枪手阿时爱上了一个姑媳,为了决定他们谁能要这个姑娘,他们决定用火枪进行-次决斗。阿托斯的命中率是30%,波托面的命中率是50%,最出色的枪手是阿拉米断,命中率是100%。为了公平起见,他们决定按照这样的顺序:阿托斯先开枪,波托斯第二,阿拉米斯最后。然后循环,直到剩下一个人。假设三人都很理性聪明,那么阿托斯活下来的概率是多少?
- 17.(单选)5块电子手表按定的规律从左到右排列,前4块手表的显示依次如下:1:20,3:12 , 2:34, 4:53 那么第五块手表显示的时间是?
- 18.(单选)在Verilog语言中如果a= 1"b1, b=3’b110, 则{a,(2({b},a} =
- 19.(多选)以下那些变化会存在功耗消耗
- 20.(单选)哪些立方体不能由A图折成?
一、单选题 / 多选题
1.(单选)关于流水线设计的理解,错误的是
A、流水线可以提高系统并行度
B、流水线设计的思想,是使用面积换取速度
C、流水线设计会导致原有通路延时降低
D、关键路径中抓入流水线,值号提高系统对钟频率
参考答案:C
解析:(流水线消耗了更多的寄存器资源(时序资源),提高了并行度;流水线会降低系统时钟周期,增加系统的时钟频率;使用面积换取速度;但也导致了原有的数据通路的延时增加)
2.(多选)中断处理过程中,般展要做哪些处理
A、开关中断
B、保护断点,识别中断源
C、中断返回
D、保护和恢复现场
参考答案:ABCD