如何成为一名高级数字 IC 设计工程师（4-1）脚本篇：基于 Python、Shell 脚本和 Verilog、C 语言的文件比较环境搭建（数字 IC 验证）

引言

        这是基于 Python、Shell 脚本、Verilog、C 语言、UVM 方法搭建的一个文件数据自动对比的环境，能够实现 Verilog 模块的输出和 C 模型的输出的自动数据对比，达到一个高效的、自动化的、自动定位的数字 IC 验证效果！

        目前已经应用于芯片公司简单的 UT 模块验证中，不需要通过 UVM 环境和 SV 语言，就能够实现大批数据量的自动对比，这是数字 IC 设计者和脚本设计者的福音！