- 博客(468)
- 收藏
- 关注
RSS订阅
原创 技术开发入门指导-FPGA开发
FPGA开发新手入门指南 本文针对初入职场的新手，分享10年FPGA开发经验，帮助快速入门。内容包括： 学习路线：分为4个阶段（基础准备、核心技能、项目实践、深化拓展），系统讲解数字电路、Verilog、开发工具等知识体系。 实践建议：从LED流水灯到高速接口设计，推荐具体项目案例，强调动手实践的重要性。 资源推荐：书籍、在线平台、开发板型号、社区论坛等实用资源。 关键提示：避免纯理论学习，注重调试经验积累，解决常见时序问题。 适合零基础开发者，提供完整的学习路径和实战指导，减少摸索时间。
2025-06-23 11:15:10
820
原创 技术开发入门指导-硬件开发
摘要：本文分享硬件开发领域10余年经验，为初学者提供系统学习规划。内容涵盖电子电路基础、嵌入式系统、PCB设计、微控制器编程等核心技术，从理论到实践分阶段指导。提供项目实践建议、进阶方向及优质资源推荐，包括工具包、在线课程和专业论坛。文章强调实践与持续学习的重要性，并附赠作者整理的开发资料包（CSDN博客可获取），旨在帮助新手高效入门，缩短成长周期。
2025-06-23 11:12:17
490
原创 电子工程师-高质量工具包
电子工程师工具包：共有各类元器件基础资料，电源设计资料，大厂参考资料，开发工具，仿真工具，各类电路接口设计，优质电子书，硬件，FPGA，单片机工具教程，优质方案资料，各类协议资料，入门指导
2024-11-02 15:45:06
2632
14
原创 关于CCD和CMOS传感器的采集前端的芯片的一些专有特性
图像传感器信号处理中的三个关键模块：CDS通过双采样消除复位噪声，需内置或外接电路；PGA动态调节增益以优化信号强度，要求可编程增益功能；黑电平校准消除暗电流偏移，需支持参考采样和偏移调整。典型芯片如AD9826集成全部功能，其他如AFE5807、AD9979等提供部分模块。替代方案需评估各模块的集成度与性能匹配。
2025-08-23 04:45:00
203
原创 实战案例-解决SPI长距离（板卡间）传输问题
摘要：针对SPI信号长距离传输问题，分析了TXB0108电平转换芯片的局限性，包括驱动能力弱、信号边沿缓慢等问题。提出了三种解决方案：最推荐RS-485差分传输方案（抗干扰强，可达千米），RS-232单端传输方案（适合15米内），以及专用线路驱动器方案（如LVDS用于高速信号）。最终采用LVDS芯片方案，已在多个场所成功应用。
2025-08-23 04:45:00
144
原创 硬件工程师9月实战项目分享
内容包括FPGA硬件设计全流程：从需求分析、电源/时钟设计到PCB检查和测试方案。通过高速采集卡项目（含PXIe接口、SMA输入等），学员将掌握模拟电路设计、硬件测试（万用表/示波器使用）及FPGA测试代码编写（如DDR/PCIe测试）。
2025-08-22 07:15:00
663
原创 案例分析-相位噪声指标优化过程原理分析
文章摘要：针对DAC输出噪声问题进行了多轮测试与改进。发现20KHz尖峰噪声后，尝试调整输出方式（单端/变压器/COMS）、修改滤波器带宽（40M→3K）、去除TVS管等措施均未明显改善。更换为IQOD162晶振后成功消除中频尖峰，但遗留30-70Hz低频噪声。最终通过加强电源滤波解决了低频干扰问题，使全部指标达标。测试表明原晶振性能是主要噪声源，电源滤波对低频噪声改善显著。（149字）
2025-08-22 01:15:00
14
原创 FPGA实现DDR接口
verilog// DDR2控制器状态机// 初始化序列// 发出初始化命令endendendend// 自动预充电end// 其他状态...endcaseendend。
2025-08-21 05:00:00
547
原创 FPGA实现SDRAM接口
SDRAM(同步动态随机存取存储器)是许多FPGA系统中常用的外部存储器，实现FPGA与SDRAM的接口是一个常见的任务。
2025-08-21 03:00:00
1611
原创 FPGA实现SATA接口
本文概述了SATA控制器在FPGA上的实现框架，主要分为PHY层、链路层和传输层三个核心模块。PHY层负责SerDes配置和OOB信号控制，包括时钟复位模块和OOB控制器；链路层处理原语识别和帧组装，包含核心状态机；传输层解析FIS结构并实现ATA命令。文章强调实际实现需严格遵循SATA协议规范，完整实现涉及复杂的SerDes配置、精确时序控制和错误恢复机制，建议产品开发使用商业IP核，学习研究可从简单回环测试开始逐步深入。
2025-08-20 18:00:00
852
原创 FPGA实现JESD204B接口
标准版本：JESD204B支持最高12.5Gbps的线速率关键特性确定性延迟多通道同步8b/10b或64b/66b编码支持子类0、1、2对于特殊需求，可考虑：使用FPGA收发器原语自行实现链路层逻辑开发同步状态机。
2025-08-20 04:45:00
1317
原创 FPGA 实现LVDS接口
FPGA实现LVDS传输方案摘要：本文详细介绍了FPGA实现LVDS（低压差分信号）传输的关键技术。主要内容包括：1）硬件实现步骤，重点说明专用LVDS引脚配置、SERDES资源使用和差分I/O标准设置；2）设计注意事项，涵盖PCB布线规则、电源完整性管理和终端电阻配置；3）主流FPGA厂商（Xilinx/Intel/Lattice）的专用解决方案；4）常见调试问题及解决方法；5）进阶应用场景，如多通道LVDS和JESD204B接口。文章强调通过合理利用FPGA硬件资源和严谨的PCB设计，可实现Gbps级可
2025-08-19 06:15:00
1087
原创 FPGA实现PCIe接口
PCI Express(PCIe)是一种高速串行计算机扩展总线标准，在FPGA中实现PCIe接口可以实现与主机系统的高速数据通信。以下是FPGA实现PCIe接口的关键技术要点。
2025-08-19 05:15:00
658
原创 FPGA实现ETH接口
如需更复杂功能（如TCP/IP），可结合软核（如MicroBlaze/Nios II）运行lwIP栈。：需高端FPGA（如Xilinx Virtex/Kintex或Intel Stratix），可能需SerDes技术。：需高性能FPGA（如Xilinx Artix-7/Altera Cyclone 10GX）。：用户逻辑（如100MHz）与RMII（50MHz）之间需异步FIFO。：UDP包需处理IP头（20字节）和UDP头（8字节）。：4位数据线 + 时钟（25MHz TX/RX）。
2025-08-19 04:15:00
1414
1
原创 FPGA实现AXI-Lite接口
通道信号方向描述全局ACLK输入系统时钟ARESETn输入异步复位（低有效）写地址 (AW)AWADDR输入写地址（32位）AWVALID输入写地址有效AWREADY输出写地址就绪写数据 (W)WDATA输入写数据（32位）WVALID输入写数据有效WREADY输出写数据就绪写响应 (B)BRESP输出写响应（00=OK, 11=DECERR）BVALID输出写响应有效BREADY输入写响应就绪读地址 (AR)ARADDR。
2025-08-18 08:00:00
652
原创 FPGA实现AXI-Stream通信
本文介绍了在FPGA中实现AXI-Stream接口的工业级方案，重点解析了核心协议信号（TVALID/TREADY/TDATA/TLAST）与可选扩展信号，并提供了Verilog最小化实现示例。文章详细阐述了握手协议规则、时序约束方法，以及吞吐量优化技巧（如寄存器切片和双缓冲策略），同时给出了跨时钟域处理的异步FIFO解决方案。此外，还包含验证调试方法（Testbench结构和ILA触发设置）和典型应用场景（视频处理/网络传输），最后提供了资源消耗参考数据。该实现方案严格遵循Xilinx/Intel官方规范
2025-08-18 07:00:00
944
原创 FPGA实现SPI接口通信
本文介绍了在FPGA上实现SPI主机通信的关键步骤。主要内容包括：SPI协议的核心概念（信号线、工作模式、数据传输方式）；FPGA实现的三大模块（时钟分频、状态机控制和移位寄存器）；给出了简化的Verilog代码示例（Mode0，MSB优先）；并强调了时序要求、时钟域处理和多从机支持等实现细节。文章指出，精确的状态机设计、严格的时序控制和充分的仿真测试是成功实现SPI主机的关键。该方案为FPGA与各种外设通信提供了可靠基础，可根据具体需求进行扩展优化。
2025-08-17 05:00:00
902
原创 FPGA实现aurora接口
摘要： 本文详细介绍了基于FPGA的Aurora 8B/10B协议实现方法，涵盖协议原理、FPGA架构设计及工程实践。Aurora作为Xilinx开发的轻量级高速串行协议，支持多通道绑定（最高84.48Gbps），适用于芯片间/板间数据传输。实现核心包括IP核配置（标准IP核简化开发）、用户接口设计（Framing/Streaming模式）及多时钟域管理。关键步骤涉及Vivado工程搭建、数据通路设计（FIFO缓冲/帧解析）及调试验证（ILA抓取/回环测试）。优化技巧包括时序约束、资源复用及PCB设计规范。
2025-08-17 03:45:00
1478
原创 FPGA实现I2C通信方案
I2C控制器设计与实现摘要：本文详细介绍了I2C控制器的硬件实现方案，包含模块划分和关键时序设计。系统由时钟分频、主状态机、移位寄存器、ACK检测等六大模块组成。重点分析了完整读写操作时序，包括起始条件、地址传输、数据交换和停止条件的时序配合。Verilog实现部分展示了状态机设计、三态控制逻辑和100kHz时钟生成方法，通过边沿检测确保时序精确性。测试方案采用逻辑分析仪捕获波形，包含EEPROM读写、错误地址和总线竞争等测试用例，验证了控制器的正确性和鲁棒性。（150字）
2025-08-16 13:32:51
746
原创 FPGA串口通信实现方案
本文介绍了UART通信系统的硬件设计与实现。系统采用模块化设计，包含发送模块(TX)、接收模块(RX)和波特率发生器。TX模块将并行数据转换为串行输出，添加起始位和停止位；RX模块通过采样检测起始位并提取数据。波特率发生器通过分频提供精确的时钟信号，FIFO缓冲区解决速度不匹配问题。系统支持115200bps等多种波特率，8位数据位，1位停止位，无校验位。采用50MHz主时钟，16字节FIFO深度，通过详细的状态机设计实现了可靠的串行通信功能。
2025-08-16 10:02:11
973
原创 嵌入式硬件开发-以太网设计要点
本文总结了以太网硬件设计中的常见问题与解决方案。首先介绍了以太网架构（MAC→PHY→接口），解释了MAC与PHY分离的原因（模拟/数字混合设计限制）。重点分析了PHY层设计要点，包括MII接口类型、PHY类型（电流/电压型）判断方法及变压器作用。通过典型案例说明了千兆网不通（信号完整性、电阻匹配、中心抽头接法）、误码（电源设计、MAC配置）和时钟设计（晶振选择）等问题的解决方法。文章强调硬件设计需严格遵循PHY芯片规格，并建议深入理解MAC协议以优化性能。
2025-08-15 19:45:00
1018
原创 年薪五十万的硬件工程师应该具备哪些业务技能
【摘要】本文分享了一位资深电子工程师的职业经验与技术总结。文章首先介绍了作者整理的12类电子工程资料包（64G U盘内容），包含元器件、电源设计、开发工具等实用资源。重点阐述了硬件工程师应具备的四大核心能力：1）电路设计与仿真能力；2）元器件选型与系统设计；3）信号测试与FPGA开发；4）工程实践与可靠性验证。同时强调了跨领域协作、行业标准认证、项目管理等软技能的重要性。最后提出职业发展建议：建议工程师在深耕技术的同时，关注行业趋势，培养从实验室到量产的全局思维。全文附实用资料链接，适合电子工程师参考学习。
2025-08-15 18:15:00
1828
原创 硬件工程师八月实战项目分享
本培训项目针对刚毕业或入职2-3年的员工，通过业余时间（晚间/周末）开展硬件设计实战培训。8月计划招收5名学员（998元/人），采用一对一辅导模式，以PXIE光纤通信卡为实战项目。培训包含8节课程，涵盖需求分析、电源/时钟树设计、FPGA外围电路、接口设计、PCB检查及测试方案等核心内容。通过理论结合实践的方式，使学员掌握FPGA硬件设计全流程、PCB检查规范及基础测试技能，并学习相关FPGA测试代码（如IBERT、DDR测试等）。项目注重实战能力培养，帮助学员快速提升硬件设计水平。
2025-08-13 18:15:00
676
原创 虚拟机里面AD打不开，或者打开老是显示报错
摘要：虚拟机运行AD软件频繁崩溃，通过删除C:\Users\用户名\AppData\Roaming\Altium下的缓存文件解决。但PCB文件仍存在版本识别问题导致内容丢失，目前采用主机和虚拟机双备份方案。建议遇到技术问题多查资料，并分享了电子工程师工具包资源。文章强调解决问题要冷静，善用网络资源寻找解决方案。（149字）
2025-08-13 17:30:00
194
原创 电子工程师-高质量工具包
按资料类型，分12大类进行详细介绍。ZL01-各类元器件相关资料根据十多年电子工程师的实战经验，将遇到的各种基础元期间相关资料做了整理运放部分展示。
2025-08-11 16:54:54
1734
原创 时钟接口除了频率范围，幅度，还有一个容易忽略的特性
摘要：为确保时钟信号质量，建议单端时钟输入的最小压摆率为0.5V/ns，差分时钟（LVDS/LVPECL）虽在低转换率下性能更优，但仍推荐使用高摆率以获得最佳相位噪声。LMK04821器件要求参考时钟频率0.001-750MHz，单端输入时压摆率需>0.15V/ns（实际最小0.5V/ns），信号幅度0.35-2.4Vpp。例如100MHz信号至少需0.24V幅值，推荐0.8V以上以满足2πfV≥0.15V/ns的要求。（149字）
2025-08-07 07:30:00
44
原创 基于单片机GD32E103的HID按键问题分析
在调试中发现，按键半小时不用会必现异常。排查发现CH9328串口转HID芯片工作正常，但单片机TXD端在异常时无数据输出。进一步验证发现，若每10分钟按键一次（总时长超30分钟）则不会异常。最终定位为单片机软件中存在死循环代码（类似numlock功能），长时间不按键会导致程序卡死。屏蔽该代码后问题解决。调试中还发现CAN隔离变压器接地、bootloader升级方式等技术要点值得后续总结。本文重点记录了该按键异常问题的分析解决过程。
2025-08-06 21:00:00
220
原创 基于RK3588的以太网连接不上的问题分析
本文针对RK3588核心板搭配YT8521 PHY芯片无法识别以太网的问题展开排查。首先分析了驱动配置问题，指出PHY时钟来源的四种模式及RGMII标准中时钟信号的时序要求。随后发现PHY存在概率性识别异常，通过对比MDIO信号波形（1.5MHz MDC频率），发现异常时建立保持时间不满足要求（需>10ns）。排查过程涉及双向信号处理、三态门设计及上拉电阻配置等技术要点。
2025-08-06 21:00:00
277
原创 深入分析ADS54J60的校准后产生噪声的原因
摘要：本文分析了ADS54J60 ADC校准后出现的异常波形问题，重点探讨了交错采样架构的优势与挑战。交错结构虽能提升带宽（如两个100MSPS ADC组合实现200MSPS），但会引入四种不匹配问题：失调、增益、时序和带宽不匹配。特别指出在没有50欧姆端接时，使失调误差表现为输出波形异常。文章通过频谱分析指导识别不同不匹配类型，为解决实际应用中的杂散问题提供了技术思路。
2025-08-05 08:45:11
203
原创 板卡两个ADC,一个JESD204b sync正常,另一个JESD204B同步不上的问题
摘要：工控机出现时钟锁不住问题，经分析为JESD204B确定性延时缓存空间异常导致。经过分析，发现板卡上有两片ADC,其中一片的ADC的sync信号经过测量，是正常的，另一片ADC的SYNC信号经过测量，发现偶发会出现SYNC不良的问题
2025-08-05 05:15:00
665
原创 龙芯看门狗开发
本文介绍了在龙芯国产化主板开发中实现看门狗功能的解决方案。采用圣邦微复位芯片，通过Linux驱动层实现，提供了两种加载方式：编译到内核或动态加载。详细说明了硬件原理、驱动加载流程（包括PMON配置和内核模块加载）、以及用户程序管理（通过systemd或应用程序两种方式）。最后给出了完整的测试流程和验证方法，包括驱动加载验证、硬件信号检测和超时重启测试，确保看门狗功能正常工作。系统默认60秒超时后自动重启，为系统稳定性提供了保障。
2025-08-04 17:30:00
443
原创 时钟抖动产生的模拟链路产生的噪声计算
摘要：针对30MHz模拟信号处理中100fs时钟抖动的影响，分析表明：相位噪声约为-94.5dBc/Hz，信噪比约94.5dB，噪声功率为信号功率的3.5×10⁻¹⁰倍。虽然这种抖动在高频信号下产生的影响相对较小，但在高精度应用中仍需重视。计算结果为评估时钟抖动对信号质量的影响提供了量化依据。（99字）
2025-08-04 17:30:00
114
原创 瑞昱RTL8211硬件设计要点及参考原理图
RTL8211F系列是瑞昱半导体推出的高性能以太网收发器芯片，支持10/100/1000Mbps速率，符合IEEE 802.3标准。该芯片集成了DSP和模拟前端技术，具备自动交叉检测、自适应均衡等先进功能，通过RGMII接口与MAC层通信，支持多种电压等级。硬件设计需重点关注时钟（外部晶体或时钟源）、电源（支持内部稳压器）、复位（高电平有效）和中断（默认高电平）等电路。配置引脚可设置速率模式、双工模式等参数，同时需注意滤波网络设计以降低EMI干扰。该系列包含工业级型号，适用于各类以太网应用场景。
2025-08-03 08:00:00
202
原创 ADA4927方案各个通道偏移不一致问题分析
本文分析了某项目采集电路出现的偏置问题。问题来源于后级2V共模电压导致的信号漂移，实测值与设计值基本吻合。研究发现当接入非50欧姆信号源时，共模电压带来的偏置无法消除。文中详细阐述了校准原理，包括增益误差和偏移误差的来源及计算方法，特别指出在校准过程中使用不同阻抗（信号源和50欧姆电阻）会导致偏差。建议校准过程应保持阻抗一致，并使用MATLAB等工具提高精度。最后提出需要进一步研究直流电压校准的适用性标准问题。
2025-08-03 07:00:00
45
原创 数据采集卡在端接50欧姆后基线漂移抖动问题
摘要 针对板卡在端接50欧姆时出现的基线跳动和规律噪声问题，通过复测发现：基线跳动源于机箱接地问题，当外部接50欧姆后，板卡GND与机壳GND间电压波动导致内部电压紊乱；更换主机后基线跳动消失。规律噪声经分析为板卡自身问题，在228KHz附近存在固定频点干扰。整改结论：基线漂移由电脑机箱引起，规律噪声源自板卡设计缺陷。
2025-08-02 13:59:41
46
原创 通道间串扰专题分析
数采卡测试发现外触发超过1V后，累加操作会产生约0.3mV的畸形底噪。初步分析显示该串扰约为80dB，主要由传输线间的容性和感性耦合引起。对比测试发现方波触发比正弦波更易引发串扰，可能与PCB隔离设计导致的回流路径有关。通过修改备用通道GND焊接后，累加1000次时串扰降至0.03mV，基本消除。这表明隔离GND设计可能是串扰加剧的主要原因。（149字）
2025-08-02 13:45:08
40
原创 模拟链路滤波器设计一些细节
本文分析了ADS54J60 ADC模拟链路的设计细节。原设计将ADC特性纳入模拟链路带宽设计，采用差分驱动架构（串联3.3Ω电阻）以提高噪声抗扰度。设计考虑输入阻抗随频率变化，按260MHz设计时负载阻抗配置为400Ω，并综合引脚寄生参数选择3.9pF电容。300MHz带宽设计时需解决相同问题，通过设置为360MHz参数来满足定制项目需求，展现了从理论计算到实际参数调整的设计过程。
2025-08-02 13:40:12
39
原创 高精度时钟同步FPGA设计方案及代码
本文介绍了一种基于FPGA的同步控制系统设计。系统通过高速串行接口实现主从设备时间同步，采用千兆网口与上位机通信，并支持外部时间信息的接收与分发。系统采用模块化设计，包含高速串行接口驱动、同步处理和时间信息处理等核心模块。同步模块通过脉冲产生、时间戳记录和TDC延迟测量实现精确同步。时间处理单元负责信息收集和分发。网络通信部分实现了完整的千兆网协议栈，包括UDP、ICMP和ARP协议处理，确保可靠的数据传输和网络控制功能。
2025-07-31 09:00:00
47
原创 高精度时钟同步硬件设计方案及原理图
本文提出了一种基于母板+接口板的同步控制系统设计方案。系统采用FMC接口进行通信，母板集成KU040 FPGA、STM32等模块实现高精度时间测量，通过TDC技术实现20ps精度的链路延迟测量。接口板包含18个SFP同步接口、时钟/PPS/触发/TOD等各类接口。系统通过FPGA进位链实现时间内插法测量，并提出了包含光纤延迟校正的完整链路延迟计算方法，使用不同长度光纤进行三次测量以消除不对称性。该设计方案实现了硬件架构和精确同步算法的有机结合。
2025-07-31 08:30:00
52
原创 锁相放大器FPGA方案及源码
锁相放大器是一种从强噪声环境中提取特定频率信号的精密仪器，最早由普林斯顿大学物理学家发明。其核心原理是利用正弦函数的正交性进行信号检测，通过零差检测和低通滤波技术测量信号幅值和相位。现代锁相放大器具有高达120dB的动态储备，广泛应用于物理、工程等领域。关键设计包括sinc滤波（用于低频信号快速响应）、抗混叠滤波（采用FIR滤波器）和PID锁相（通过混频滤波和反正切法获取相位）。系统采用两种参考信号方案，并运用均值滤波和移位加减等优化算法处理大数据量。
2025-07-30 08:45:00
221
PCIE2.0规范，英文原版
2023-04-05
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人