时序分析、时序约束和时序收敛（7）--非理想时钟的特性约束

已于 2024-08-08 18:11:59 修改
阅读量4.2k 收藏 14
点赞数 16
CC 4.0 BY-SA版权
分类专栏： 时序分析、时序约束和时序收敛 文章标签： fpga开发 时序分析 时序约束 时序优化 时序收敛 fpga IC
于 2023-01-01 23:22:07 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wuzhikaidetb/article/details/128474266
本文介绍了时序分析中的关键概念——时钟抖动、时钟不确定性和时钟延迟，特别是针对FPGA设计。通过实例详细解释了如何使用set_clock_jitter、set_clock_uncertainty和set_clock_latency命令进行约束，并探讨了这些参数对时序分析的影响。此外，还强调了在实际设计中如何考虑非理想时钟特性的重要性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

目录

写在前面

1、时钟抖动Clock Jitter

2、时钟不确定性Clock Uncertainty

3、时钟抖动和时钟不确定性的约束实战

4、时钟延迟Clock Latency

5、时钟延迟约束实战

             文章总目录在这里：《时序分析、时序约束和时序收敛》专栏的说明与导航

写在前面

        之前文章讨论的时序约束可以说都是对时钟的理想特征进行约束，为了更精确地进行时序分析，设计者还必须设定一些与运行环境相关的可预测变量和随机变量，这部分也称作时钟的不确定性特征，包括时钟抖动Clock Jitter、时钟不确定性Clock Uncertainty和时钟延迟Clock Latency。

1、时钟抖动Clock Jitter

      

了解本专栏 订阅专栏 解锁全文 超级会员免费看
时钟抖动（Clock Jitter）和时钟偏斜（Clock Skew）
Crazzy_M的博客
05-25 1万+
时钟抖动（Clock Jitter）和时钟偏斜（Clock Skew） 文章目录1、时钟抖动（Clock Jitter）2、时钟偏斜（Clock Skew）3、时钟抖动和时钟偏斜的区别 1、时钟抖动（Clock Jitter）   时钟抖动指的在某一个给定的点上时钟周期发生短暂性变化，使得时钟周期在不同的周期上可能加长或者缩短。（两个时钟周期存在差值，是时钟发生器内部产生的，和晶振或者PLL内部电路有关，布线对其没有影响）；它是频率上的不确定。   时钟边沿的变化不可能总是理想的瞬变，它总会有一个从高到低
时序分析、时序约束和时序收敛（1）--时序分析、时序约束和时序收敛分别都是什么？
孤独的单刀
07-18 2万+
什么是时序分析？什么是时序约束？什么又是时序收敛？
FPGA时序分析与约束（3）——时钟不确定性
apple_53311083的博客
09-02 3078
本文主要介绍了FPGA中时钟的不确定性问题，FPGA中的时钟不确定性由2部分组成，时钟抖动和时钟偏移，时钟抖动由时钟内部产生，是时钟的固有参数，时钟偏移是由于时钟到达不同部分的时间不一致导致的，与FPGA的设计结构，布局布线等有关。
数字设计小思 - 谈谈非理想时钟的时钟偏差
Vuko_Coding Zone
05-14 2848
在FPGA和ASIC设计中，时钟信号的好坏很大程度上影响了整个系统的稳定性，本文主要介绍了数字设计中的非理想时钟的偏差来源与影响。
PRIME TIME官方教程笔记（静态时序分析）（二）
热门推荐
旺旺家族的传说
10-13 2万+
step2a 读入parasitic寄生参数（SPEF文件和GPD文件） 其中GDP：galaxy parasitic datapath SPEF: 标准寄生交换文件,standard parastic exchange format; read_parasitics -format SPEF flat.spef read_parasitics -format GPD DPD_Dir #支持读入milkway库 #层次化的SPEF read_prasitics -path I_BlkB I_BLkB.apr
数字IC-ME-STA
xxc_1992的博客
02-11 6126
本文属于静态时序分析基础知识。
时序分析、时序约束和时序收敛（4）--主时钟约束
孤独的单刀
12-24 8048
为什么需要约束设计中的主时钟？如何约束设计中的主时钟？
时序分析、时序约束和时序收敛（5）--衍生时钟约束
孤独的单刀
12-25 7853
为什么需要约束衍生时钟？如何需要约束衍生时钟？
时序分析、时序约束和时序收敛（8）--关于时序路径、时钟悲观度和建立时间/保持时间的一些问题
孤独的单刀
01-03 9845
关于时序路径、时钟悲观度和建立时间/保持时间的几个问题分享给大家？
时序分析基本概念介绍——时钟(create_clock/create_generated_clock/set_clock_uncertainty/set_clock_groups)
最新发布
qq_34326957的博客
05-22 3990
任何sdc首先定义的都是时钟。Clock主要包含Waveform、Uncertainty和Clock group的定义。我们把它们称为时钟的三要素，当然创建任何时钟都要检查一下这三者有没有定义正确。
静态时序分析—时钟延时（Clock Latency）
m0_61544122的博客
10-24 5764
静态时序分析（STA）—时钟延时（Clock Latency）
xlinx开发实践过程中，常用的约束语句
JY6669991010的博客
06-17 396
在开发过程中遇到了很多约束语句，整理出来分享，从每个约束语句的功能、使用场景、使用举例三个方面进行说明。
时序分析基本概念介绍<Latency>
Tao_ZT的博客
07-16 1万+
今天要介绍的时序分析基本概念是Latency,时钟传播延迟。主要指从Clock源到时序组件Clock输入端的延迟时间。它可以分为两个部分：时钟源插入延迟（source ...
静态时序分析（STA）基础
Jackiezhang1993的博客
01-11 7645
参考时序分析之静态分析基础。 建立和保持时间 建立时间（）：时钟有效沿到来之前数据必须保持稳定的最小时间； 保持时间（）：时钟有效沿到来之后数据必须保持稳定的最小时间。 数据输出延时和缓冲延时 数据输出延时（）：时钟触发开始到有效数据输出的器件内部所有延时的总和。简单地说，在时钟有效后，D的数据并不 能立即传到...........................
generated clock的source latency
qq_35396239的博客
04-11 542
在CTS之前，generated clock不继承master clock的source latency。CTS之后，工具会无视用户自己设置的generted clock的source latency(只是无视generated的source latency，仍需保留master clock的source latency)，而是根据主时钟的source latency加上propagated latency作为generated clock的source latency。
时序约束优先级_VIVADO之时序约束
weixin_32312889的博客
01-14 2902
1 时钟约束1.1 主时钟(primary clock)主时钟应首先被定义，因为其他时序约束往往以主时钟为参照标准。主时钟的定义往往应定义在输入端口，而不是clock buffer的输出端口。如下图所示：针对主时钟进入时钟专用单元，则对主时钟输入端进行约束，时钟专用单元输出时钟将以主时钟作为树根节点进行约束调整。针对差分时钟信号输入，主时钟约束应在差分时钟正相端进行约束，而不是在正反相上均进行约束...
vivado实现分析与收敛技巧8-布局规划技巧
cckkppll的博客
12-03 808
vivado实现分析与收敛技巧8-布局规划技巧
执行命令定义时出错_深入浅出SDC clock定义（下）| 合理正确的定义clock
weixin_39620845的博客
12-10 2064
前情提要前面两次分别和大家一起学习了SDC的整体框架组成和clock定义的一部分内容。(如果想要查看可以点击下方蓝色链接)，从中可以看出，所有SDC构成中最基本的就是clock的定义，它作为所有SDC的基础，贯穿到几乎所有SDC指令当中。并且一再证明了，Clock正确定义的关键是，约束要符合design，这样才是工具认知跟design行为完全切合的根本条件。今天会继续跟大家一起探讨下cl...
FPGA时序分析与时序约束(二)——时钟约束
STATEABC的博客
12-18 7919
主时钟通常是FPGA器件外部的板级时钟(如晶振、数据传输的同步时钟等)或FPGA的高速收发器输出数据的同步恢复时钟信号等。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

孤独的单刀

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值