Downloaded 125 times
Uploaded byEko Supriyadi
Menjelaskan prinsip register
Dokumen tersebut membahas tentang prinsip-prinsip dasar sistem digital seperti register, flip-flop, clock, dan counter. Register digunakan untuk menyimpan data, flip-flop adalah rangkaian logika dengan dua output yang berlawanan, clock berfungsi sebagai sinyal waktu, dan counter digunakan untuk menghitung jumlah pulsa clock.
More Related Content
Similar to Menjelaskan prinsip register
Menjelaskan prinsip register
- 1. MENJELASKAN PRINSIP REGISTER MENERAPKANDASAR-DASAR TEKNIK DIGITAL 064.DKK.03
- 2. Teknologi dan Rekayasa TUJUAN Siswadapat: 1. Menjelaskan fungsi-fungsi register yang ada. 2. Menjelaskan fungsi clock. 3. Menjelaskan fungsi Flip-flop 4. Menjelaskan fungsi Register dan Counter.
- 3. CLOCK Teknologi dan Rekayasa RA +VCC C U7 555 1 2 3 4 5 6 7 8 GND TRIG O R CTL TH D VCC Gambar1 Vout 0.01uF RB Rangkaian clock termasuk golongan Astabil Multivibrator dengan IC 555.
- 4. CARA KERJA RANGKAIANCLOCK: 1. Pada saat C diisi tegangan ambang naik melebihi + (2/3) Vcc. 2. Kapasitor C dikosongkan melalui Rb oleh karena itu tetapan waktu pengosongan dapat ditentukan dengan rumus T = Rb x C. 3. Bila Tegangan C sudah turun sedikit sebesar + (Vcc/3) maka keluaran menjadi tinggi. 4. Siklus kerjanya dirumuskan: W = 0.693 (RA + Rb ).C t = 0.693 . Rb. C T = W + t F = 1/T Dimana : W = lebar pulsa ; T = waktu periode T = detik ; F = Hertz Teknologi dan Rekayasa
- 5. Teknologi dan Rekayasa Operasi system digital terjadi pada pulsa clock bertransisi dari 0 ke 1 atau dari 1 ke 0. Transisi 0-ke-1:sisi naik (rising edge); Transisi 1-ke-0: sisi jatuh (falling edge)
- 6. FLIP-FLOP Rangkaian logikadengan dua output yang saling berlawanan. Teknologi dan Rekayasa dua kondisi kerja FF: (1) Q = 0, Q’=1 : (2) Q = 1, Q’ = 0 .
- 7. MACAM - MACAMFLIP-FLOP 1. RS FLIP-FLOP Teknologi dan Rekayasa RS-FF yang disusun dari gerbang NAND S B Q Q Keterangan 0 0 1 1 Terlarang 0 1 1 0 Set (memasang) 1 1 1 0 Stabil I 1 0 0 1 Reset (melepas) 1 1 0 1 Stabil II 0 0 1 1 Terlarang 1 1 Q n Q n Kondisi memori (mengingat) Tabel Kebenaran:
- 8. 2. CRS FLIP-FLOP Teknologidan Rekayasa S R Qn +1 0 0 Qn 0 1 0 1 0 1 1 1 terlarang Tabel kebenaran:
- 9. 3. D FLIP-FLOP Teknologidan Rekayasa D Qn+1 0 1 0 1 Tabel Kebenaran:
- 10. 4. T FLIP-FLOP Teknologidan Rekayasa T Q 0 0 1 0 0 1 1 1 0 0 1 0 0 1 1 1 Tabel Kebenaran: Tabel Kebenaran:
- 11. 5. J-K FLIP-FLOP Teknologidan Rekayasa J K Qn+1 Keterangan 0 0 Qn Mengingat 0 1 0 Reset 1 0 1 Set 1 1 Qn (strep) Togle Tabel Kebenaran:
- 12. REGISTER Susunan registermemori 4-bit dengan DFF: Teknologi dan Rekayasa
- 13. Register memori4 bit yang terdiri dari 4 buah D FF. Data input dimasukkan secara paralel pada terminal A, B, C, dan D. Data pada input akan di transfer ke output setiap ada pulsa clock secara paralel juga. Teknologi dan Rekayasa
- 14. MACAM-MACAM REGISTER: 1. REGISTERSISO (Serial Input Serial Output) Teknologi dan Rekayasa Q3 FF3 1 2 3 4 5 J CLK K Q Q Q4 FF4 1 2 3 4 5 J CLK K Q Q Q1 FF1 1 2 3 4 5 J CLK K Q Q Q2 FF2 1 2 3 4 5 J CLK K Q Q Word in (SI) Clock Clock ke Word in Q1 Q2 Q3 Q4 0 0 0 0 0 0 1 1 1 0 0 0 2 0 0 1 0 0 3 1 1 0 1 0 4 1 1 1 0 1 Tabel Kebenaran (Misal masuknya 1101)
- 15. 2. REGISTER SIPO(Serial Input Paralel Output) Teknologi dan Rekayasa C Clock A D DFF4 2 1 3 CLK D Q DFF2 2 1 3 CLK D Q Data load B DFF1 2 1 3 CLK D Q DFF3 2 1 3 CLK D Q Read Out Read Out Clock Input Q1 Q2 Q3 Q4 A B C D 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 2 1 1 1 0 0 0 0 0 0 0 3 0 0 1 1 0 0 0 0 0 0 4 1 1 0 1 1 0 0 0 0 1 1 0 1 1 1 0 1 1 Tabel Kebenaran
- 16. 3. REGISTER PIPO(Paralel Input dan Paralel Output) Teknologi dan Rekayasa Clock R Reset QD DFF2 2 1 3 CLK D Q DFF2 2 1 3 CLK D Q R D2 D0D1 R QC QB D3 QA R DFF2 2 1 3 CLK D Q DFF2 2 1 3 CLK D Q Clock D1 D2 D3 D4 QD QC QB QA 0 1 1 0 1 0 0 0 0 1 1 1 0 1 1 1 0 1 2 1 0 0 1 1 0 0 1 3 0 0 0 1 0 0 0 1 TABEL KEBENARAN: TABEL KEBENARAN:
- 17. 4. REGISTER PISO(Paralel Input Serial Output) Teknologi dan Rekayasa Serial Out B DFF2 2 1 3 CLK D Q DFF2 2 1 3 CLK D Q Clock C DFF2 2 1 3 CLK D Q RR A D R DFF2 2 1 3 CLK D Q Data load R Data IC Preset Reset 0 1 1 0 1 1 0 1 0 0 1 1 1 0 1 1 TABEL KEBENARAN
- 18. COUNTER Ada 2 jenispencacah yaitu: 1. Pencacah sinkron (syncronuous counters) atau pencacah jajar. 2. Pencacah tak sinkron (asyncronuous counters) yang kadang-kadang disebut juga pencacah deret (series counters) atau pencacah kerut (rippIe counters). Teknologi dan Rekayasa
- 19. JENIS-JENIS PENCACAH 1. PencacahSinkron: Pencacah maju sinkron yang berjalan terus (Free Running). Pencacah maju sinkron yang dapat berhenti sendiri (Self Stopping). Pencacah mundur sinkron. Pencacah maju dan mundur sinkron (Up- down Counter). Teknologi dan Rekayasa
- 20. 2. Pencacah taksinkron terdiri dari 4 macam yaitu: Pencacah maju tak sinkron yang berjalan terus (Free Running). Pencacah maju tak sinkron yang dapat berhenti sendiri (Self Stopping). Pencacah mundur tak sinkron. Pencacah maju dan mundur tak sinkron (Up- down Counter). Teknologi dan Rekayasa
- 21. CONTOH PENCACAH: Teknologi danRekayasa QD(MSB) D 1 2 3 4 5 J CLK K Q Q QB B 1 2 3 4 5 J CLK K Q Q QA(LSB) A 1 2 3 4 5 J CLK K Q Q QC C 1 2 3 4 5 J CLK K Q Q Clock QA QB QC QD Clock QD QC QB QA MSB LSB Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1. Pencacah maju tak sinkron yang menggunakan 4 buah JK-FF: Diagram waktu Tabel kebenaran
- 22. 2. Pencacah mundurtak sinkron Teknologi dan Rekayasa QB B 1 2 3 4 5 J CLK K Q Q QD(MSB) D 1 2 3 4 5 J CLK K Q Q Clock QC C 1 2 3 4 5 J CLK K Q Q QD(MSB) D 1 2 3 4 5 J CLK K Q Q Clock QA(LSB) A 1 2 3 4 5 J CLK K Q Q QA(LSB) A 1 2 3 4 5 J CLK K Q Q Atau QC C 1 2 3 4 5 J CLK K Q Q QB B 1 2 3 4 5 J CLK K Q Q Clock QD QC QB QA Desimal 0 1 1 1 1 15 1 1 1 1 0 14 2 1 1 0 1 13 3 1 1 0 0 12 4 1 0 1 1 11 5 1 0 1 0 10 6 1 0 0 1 9 7 1 0 0 0 8 8 0 1 1 1 7 9 0 1 1 0 6 10 0 1 0 1 5 11 0 1 0 0 4 12 0 0 1 1 3 13 0 0 1 0 2 14 0 0 0 1 1 15 0 0 0 0 0 16 1 1 1 1 15 Clock QA QB QC QD Diagram waktu Tabel kebenaran
- 23. 3. Pencacah Majudan Mundur Sinkron: Pencacah lingkar Teknologi dan Rekayasa Clock D JKFFC 1 2 3 4 5 J CLK K Q Q BA JKFFC 1 2 3 4 5 J CLK K Q Q C JKFFC 1 2 3 4 5 J CLK K Q Q JKFFC 1 2 3 4 5 J CLK K Q Q Clock D C B A 0 1 2 3 4 5 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 1 Tabel kebenaran Gambar Rangkaian Pencacah Lingkar
- 24. Pencacah Johnson Teknologidan Rekayasa Clock D JKFFC 1 2 3 4 5 J CLK K Q Q BA JKFFC 1 2 3 4 5 J CLK K Q Q C JKFFC 1 2 3 4 5 J CLK K Q Q JKFFC 1 2 3 4 5 J CLK K Q Q Gambar Rangkaian Pencacah Johnson Clock D C B A 0 1 2 3 4 5 6 7 8 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 Tabel kebenaran
- 25. SELESAI Teknologi dan Rekayasa By.EKO SUPRIYADI, SPd SMK RISTEK KIKIN JAKARTA