Makefile中的自动化变量

以下内容源于C语言中文网的学习与整理，非原创，如有侵权请告知删除。

自动化变量，可以理解为由 Makefile 自动产生的变量。

在模式规则中，规则的目标和依赖的文件名代表了一类的文件。在 Makefile 中描述规则时，依赖文件和目标文件往往是变动的，在命令中不应该出现具体的文件名称，否则规则将失去意义。那么如何表示这些文件呢？使用“自动化变量”！自动化变量的取值，取决于执行规则的目标文件和依赖文件。

下面对所有的自动化变量进行说明。

实例1：

test:test.o test1.o test2.o
    gcc -o $@ $^
test.o:test.c test.h
    gcc -o $@ $<
test1.o:test1.c test1.h
    gcc -o $@ $<
test2.o:test2.c test2.h
    gcc -o $@ $<

这个规则模式中用到了 "$@" 、"$<" 和 "$^" 这三个自动化变量，其中 "$@" 代表的是目标文件test，“$^”代表的是依赖的文件，“$<”代表的是依赖文件中的第一个。我们在执行 make 的时候，make 会自动识别命令中的自动化变量，并自动实现自动化变量中的值的替换，这个类似于编译C语言文件的时候的预处理的作用。

实例2：

lib:test.o test1.o test2.o
    ar r $?

假如我们要做一个库文件，库文件的制作依赖于这三个文件。当修改了其中的某个依赖文件，在命令行执行 make 命令，库文件 "lib" 就会自动更新。"$?" 表示修改的文件。

GNU make 中在这些变量中加入字符 "D" 或者 "F" 就形成了一系列变种的自动化变量，这些自动化变量可以对文件的名称进行操作。下面是一些详细的描述：