[Verilog]在module中使用$display()函數打印文件路徑和行號

本文介绍如何在Verilog中利用$display函数打印出当前执行的文件路径和行号,这对于调试非常有用。同时,还介绍了如何使用$monitor函数持续监测变量变化,一旦监测到变化即刻显示对应输出,方便实时跟踪变量状态。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

       在module中使用$display()函數打印文件路徑和行號

       前言:在debug的時候,我們往往需要知道Log中某條打印信息的位置,那麼怎麼才能用$display()函數打印出文件路徑和行號呢?方法見下面的例子:

       1、使用$display()打印信息:

$display("Error: file %s @Line %0d", `__FILE__, `__LINE__);

       2、使用$monitor()监测任务

       监测任务用于持续监测指定变量,只要这些变量发生了变化,就会立即显示对应的输出语句。$monitor监测任务的使用如下:

initial begin

  $monitor("x = %b, y = %b, cin = %b", x, y, cin);

end

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

元直数字电路验证

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值