[SVA]如何用Assertion检查“某事件在仿真过程中一定要发生”

已于 2025-07-20 21:22:26 修改
阅读量15 收藏
点赞数 2
CC 4.0 BY-SA版权
分类专栏： SystemVerilog从入门到实战 文章标签： SVA Assertion 数字电路验证
于 2022-09-08 19:55:12 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/gsjthxy/article/details/126770809

如何用Assertion检查“某事件在仿真过程中一定要发生”

       前言：在数字电路验证中，我们经常会碰到这样一个需求：检查某个信号在仿真结束前应该至少拉高过一次或者只拉高一次。比如一个简单的握手协议要求request每拉高一次就要收到一个acknowledge信号。如果acknowledge需等待的cycle数不确定，我们在构造断言时会自然而然的想到##[1:$]这类写法，如：

property p_handshake_check();
  @(posedge clk)  rdy |-> ##[1:$] acpt ##1 !acpt;
endproperty

a_handshake_check: assert property(p_handshake_check) else $error();

       但是##[1:$]这样的写法会影响仿真效率，为什么呢？因为这样写法可以分解为无数个并行check的进程, 以如下sequence为例：

sequence seq_abc();
  $rose(a) |-> b[*1:8000] ##1 c ##1 d;
endsequence

       可以分解为8000个并行的进程

了解本专栏 订阅专栏 解锁全文 超级会员免费看
[SVA]SystemVerilog Assertion(SVA)應用指南
元直的博客
04-16 1万+
SystemVerilog Assertion(SVA)語法總結 前言：断言assertion被放在verilog设计中，方便在仿真时查看异常情况。当异常出现时，断言会报警。一般在数字电路设计中都要加入断言，断言占整个设计的比例应不少于30%。以下是断言的语法： 1. SVA的插入位置：在一个.v文件中： ......
[SVA]如何在SystemVerilog Assertion中规避信号从X态到0形成的negedge
元直的博客
04-22 3355
在SystemVerilog Assertion中规避信号从X态到0形成的engedge 前言：在开发SVA的过程中，我们经常会遇到clock比需要Check的signal后到来的问题。在仿真器的理解中，仿真开始前，所有信号的value都是X，从X --> 1就是一个posedge，从X --> 0就是一个negedge。 一、Assertion实...
断言（SVA）
weixin_44381276的博客
11-29 8653
Assertion 什么是assertion？ 用来于设计功能和时序做比较的属性描述。 断言（assertion）可以用来完成： 检查设计的内容 提高设计的可视度和调试能力 检查设计特性在验证中是否被覆盖 可读性好，因此也可以用来服务于设计文档 用来检查算法模型的断言在形式验证（formal verification）中可以穷尽计算，找出可能的违例（violation） 可以自由地打开或关闭 一小部分子集甚至可以用来综合或者移植到emulation中，用来完成跨平台的移植 基于断言的验证方法学（AB
SVA断言
weixin_41979380的博客
08-25 4004
SVA断言
sv 断言
spartmap的博客
01-22 2494
SV -- Assertions 断言【转载】 声明：该文章转载自love小酒窝(见如下链接(https://www.cnblogs.com/lyc-seu/p/12718412.html))，此处仅供查阅方便 SV -- Assertions 断言 目录 目录SV -- Assertions 断言【转载】SV -- Assertions 断言1.简介1.1 立即断言1.2 并发断言2.SVA ...
System-Verilog-Assertions(SVA)-简介
11-02
System-Verilog-Assertions(SVA)-简介,断言，形式验证
[SVA知识点一]: System verilog 断言(assert)的基本介绍
Jjh199611的博客
07-12 9440
断言（System Verilog Assertion 简称SVA）可以被放在RTL设计或验证平台中，方便在仿真时查看异常情况。一般在数字电路设计中都要加入断言，断言占整个设计的比例应不少于30%。断言通常被称为序列监视器或者序列检验器，是对设计应当如何执行特定行为的描述，是一种嵌入设计检查。如果检查的属性（property）不是我们期望的表现，那么在我们期望事件序列出现异常情况，发生故障时，会产生警告或者错误提示。
SVA—在UVM仿真环境中添加sva模块并在波形中显示
weixin_44830851的博客
08-17 436
【代码】在UVM仿真环境中添加sva模块并在波形中显示。
SystemVerilog Assertion精华知识
W1Z1Q的专栏
06-22 1448
断言是对设计属性的描述：如果在仿真中检查的属性没有按照我们期望的方式运行，则断言失败；如果在仿真中出现了在设计中禁止发生的行为属性，则断言失败；
SVA断言简明使用指南
千村雪的博客
06-16 6383
简述断言在芯片验证中的作用，使用方法，SVA语法等，并介绍一些常见的应用实例。不断更新。
一本SVA的外语书《Power of Assertions in SystemVerilog》，详细，清晰！
06-15
This book is the result of the deep involvement of the authors in the development of EDA tools, SystemVerilog Assertion standardization, and many years of practical experience. One of the goals of this book is to expose the oral knowhow circulated among design and verification engineers which has never been written down in its full extent. The book thus contains many practical examples and exercises illustrating the various concepts and semantics of the assertion language.Much attention is given to discussing efficiency of assertion forms in simulation and formal verification. We did our best to validate all the examples, but there are hundreds of them and not all features could be validated since they have not yet been implemented in EDA tools. Therefore, we will be grateful to readers for pointing to us any needed corrections. The book is written in a way that we believe serves well both the users of SystemVerilog assertions in simulation and also those who practice formal verification (model checking). Compared to previous books covering SystemVerilog assertions we include in detail the most recent features that appeared in the IEEE 1800-2009 SystemVerilog Standard, in particular the new encapsulation construct “checker” and checker libraries, Linear Temporal Logic operators, semantics and usage in formal verification. However, for integral understanding we present the assertion language and its applications in full detail.
【SVA基础】
weixin_44648153的博客
08-30 286
之前的assert、assume和cover都是非阻塞的方式，即它们本身并不会阻塞后续的语句，然而，expect则是一种阻塞的property使用方式；同assert语句的调用方式类似，它也可以使用在function和task中，同时也可以引用静态变量或者动态变量。expect的语法同assert一致，不过它会等待property执行通过，才会执行后续的语句；评估其后续算子序列；简单来看，可以使用wait语句的地方，既可以使用expect语句；，这些系统函数也可以用在一般的过程语句块和赋值语句中。
【SVA】功能覆盖率——断言常用写法
Zwwang97的博客
03-17 1576
断言（assertion）是验证工作中常用的自动检查手段，相比于checker或者reference model更加轻量化也更方便移植，同时也是收集功能覆盖率的重要一环。以上就是功能覆盖率中写断言时会用到的一些用法。
[SVA]Assertion中常用的采样值函数$rose，$fell，$past，$changed詳解
元直的博客
12-25 1万+
前言：在SoC驗證過程中，我們經常需要Check一些信號的Value，SystemVerilog Assertion為我們提供了一些採樣值函數來幫我們做這些事情。为什么我们称这些函数为“採樣值函數”呢？这是因为它们仅在推定区域中的表达式的采样值在两个连续时钟边缘处不同时才被触发。 1、$rose(var) ：如果变量值变为1，返回true, 否则返回fal...
SystemVerilog断言（SVA）语法
qq_33300585的博客
09-02 2735
SystemVerilog断言（SVA）语法
十、SVA断言
baidu_38317135的博客
08-05 3531
SVA
[SVA]验证环境中如何控制Assertion的开关
元直的博客
12-24 5662
前言：在數字電路驗證中，SVA是必不可少的檢查手段，但是在打Error Case的時候，Assertion會發生FAIL，此時我們需要通過一個開關來關閉Assertion Check，下文就提供2種關閉Assertion的方法。 1、使用define隔開，如下圖所示的Assertion，如果沒有__NO_CHECK_CRC__這個define，就會對CRC做ch............
芯片设计：verilog断言（SVA）语法
热门推荐
limanjihe的专栏
09-04 2万+
reference : http://blog.sina.com.cn/s/blog_4c270c730101f6mw.html     断言assertion被放在verilog设计中，方便在仿真时查看异常情况。当异常出现时，断言会报警。一般在数字电路设计中都要加入断言，断言占整个设计的比例应不少于30%。以下是断言的语法： 1. SVA的插入位置：在一个.v文件
怎么用sva检查频率
最新发布
03-23
SVA通常指的是SystemVerilog Assertions（系统级断言），它是一种用于验证硬件设计的功能性正确性的方法。通过SVA，可以在仿真过程中插入约束条件和时间序列检查，以确保电路的行为符合预期。 如果你要用SVA去检查某种信号发生的**频率特性**，比如某个事件是否按照固定周期触发、或者某条数据流传输速率等，可以参考下面的基本步骤： ### 步骤1 - 定义时钟域与时序关系 首先明确你要分析的目标信号所在的同步时钟域，并确定如何表达“频率”这一属性。例如检测某一输入脉冲宽度是否满足设定范围，则需要引入`##[延迟值]`描述间隔的时间长度单位。 示例代码片段： ```verilog property pulse_width_check; @(posedge clk) disable iff(!reset_n) $rose(signal_to_test) |-> ##[min_cycle:max_cycle] $fell(signal_to_test); endproperty : pulse_width_check assert property (pulse_width_check) else $error("Pulse width out of range!"); ``` 上述例子表示当signal_to_test从低变高之后，在最小到最大周期数之间必须再下降沿到来；否则报错信息将显示出来提示我们出现了异常情况。 ### 步骤2 – 创建相应的监控模块并嵌入测试点 接下来创建包含之前定义好的assertion的always块或者其他形式结构体作为独立部分加入整体RTL netlist之中运行即可完成对特定位置上实际工作状况实时监督功能啦！ 当然也可以单独编写一段脚本文件调用相应工具命令行参数选项来进行离线批处理模式下的静态扫描操作呀~ 以上只是简单介绍了基于sva实现频率相关特性的基本思路，具体情况还需要结合项目需求进一步细化调整哦~
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

元直数字电路验证

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值